数字钟课程设计报告(正文)

1、 课程设计报告课题名称：电子技术课程设计学生学号： 专业班级： 学生姓名： 指导教师： 目录一、 设计目的2二、 设计所需元件器材2三、 原理框图2四、 各功能模块图3五、 设计出现的问题及心得9六、 思考题10七、 课程设计说明书12一、 设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的

2、中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时序电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.二、 设计所需元件器材1. 555定时器1片2. 74ls90集成块6片3. cd4511集成块6片4. 共阴极7段数码管6个5. 面包板1个（型号syb-118）6. 10uf电解电容1个7. 0.1uf瓷片电容1个8. 68k电阻一个9. 15k电阻一个10. 单股线8m左右11. 镊子12. 剪刀13. 斜口钳14. 74ls14一片15. 74ls20一片16. 按键两个17. 电阻1k 3个18. 电阻 100欧6个19. 5伏电源三、 原理

3、框图基本原理为555定时器产生基准秒脉冲，将信号送到60进制秒计数器，秒计数器60一循环，会产生进位信号，同时将这信号送到60进制分计数器，分计数器循环也会产生进位信号，送到24进制时计数器。每级计数器都有译码器与之相对，将计数器送出的4位信号转变成数码管的十进制信号，这样就能显示出具体时间。数字钟原理方框图十位个位十位个位十位个位译码译码译码译码译码译码六进制 十进制六十进制六进制 十进制六十进制二十四进制555定时器显示部分译码部分计数部分秒基准信号四、各功能模块图1555定时器555定时器是一种集模拟、数字于一体的中规模集成电路，其应用极为广泛。555定时器内部结构如图4-1-1所示。它

4、由、两个电压、基本sr、及组成。1脚是接地端gnd，2脚是低电平触发端（也称触发端），3脚是输出端out，4脚是复位端ft，5脚是电 压控制端，6脚是高电平触发端（也称阈值端），7脚是放电端，8脚是端vcc。555定时器功能表见图4-1-2，其中4脚rd，为复位端，当rd为低电平时，不管其他输人端的状态如何，输出 uo为低电平。只有当rd为高电平时，输出的状态将由2脚低电平触发端和6脚高电平触发端电压的大小来决 定，因此，在正常工作时，应将4脚接高电平。当uil(2/3)vcc,u2(1/3)vcc时，放电晶体管vt截止，输出端仍为高电平。当uil(2/3)vcc,ui2(1/3)vcc时，放

5、电晶体管vt导通，输出端uo为低电平。当uil(2/3)vcc,ui2(1/3)vcc时，亦保持原状态不变。如果在电压控制端（5脚）施加一个外加电压（其值在0vcc之间），比较器的参考电压将发生变化，电路相应的阈值、触发电平也将随之变化， 进而影响电路的工作状态。图4-1-1 555定时器内部结构图4-1-2 555定时器功能表图4-1-3为555定时器组成的秒脉冲产生电路（秒基准信号），接通电源后，电容c被充电，当vc上升到(2/3)vcc时，使vo为低电平，同时放电三极管t导通，此时电容c通过r2和t放电，vc下降。当vc下降到(1/3)vcc时，vo翻转为高电平。电容c放电所需时间为tp

6、l=r2cln20.7r2c当放电结束时，t截止，vcc将通过r1，r2电容器充电，vc由(1/3)vcc上升到(2/3)vcc所需的时间为tph=（r1+ r2）cln20.7（r1+ r2）c当vc上升到(2/3)vcc时，电路又翻转为低电平。如此周而复始，于是，在电路的输出端就得到一个周期性的矩形波。其震荡频率为1/（tpl+ tph）1.43/（r1+2 r2）c我们取r1=15k,r2=69k,c=10uf图4-1-3 秒脉冲产生电路2计数电路一般采用十进制计数器如74ls290、74ls90、74ls390,等来实现计数单元的计数功能。在此，该电路使用的为74ls90。74ls90

7、计数器是一种中规模二一五进制计数器，该芯片有两个异步清零端mr1、mr2和两个异步置9端ms1、ms2，都为高电平有效。秒个位计数单元为10进制计数器，无需进制转换，只需将q0与cp1（下降沿有效）相连即可。cp0（下跳沿有效）与1hz秒输入信号相连，q3可作为向上的进位信号与十位计数单元的cp0相连。秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换为6进制计数器只需将q1、q2分别和两个清零端连接，当信号出现0110时立刻转变为0000，其中q2可作为向上的进位信号与分个位的计数单元的cp0相连。分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位

8、计数单元的q3作为向上的进位信号应与分十位计数单元的cp0相连，分十位计数单元的q2作为向上的进位信号应与时个位计数单元的cp0相连。时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为24进制计数器，不是10的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行24进制转换。时个位计数单元的q2接个位和十位的清零端mr1，十位计数单元的q1接十位和个位的另一清零端mr2。图4-2-1 74ls90功能表1）六进制接法图4-2-22）十进制接法图4-2-33）二十四进制接法图4-2-43译码与显示单元电路选择cd4511作为显示译码电路；选择led数码管作为显示单元

9、电路。由cd4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这里的led数码管是采用共阴的方法连接的。计数器实现了对时间的累计并以8421bcd码的形式输送到cd4511芯片，再由4511芯片把bcd码转变为十进制数码送到数码管中显示出来，电路如图4-3-1。图4-3-14. 调时电路 此电路使用非门将q31和脉冲源隔离，防止74ls90的状态信号对脉冲源的影响。在qd3与q331之间的电阻可以承担一定电压，从而防止q331为高电平时对调时信号的禁止。5.整点报时电路： 此电路可以实现整点报时，当分的十位3由0101跳到0110时反馈调零，此时q0 q1 q2 q3都为0，经

10、过非门后再通过四输入与非门，图中6为0，speaker发声，响10分钟后，6变成1，停止发声。四、 设计出现的问题及心得1 数码管1数码管直接接5伏电压时烧坏一个，于是在六个数码管的公共端接上100欧电阻，之后数码管暗了很多，延长了数码管的寿命。2调时过程中，发现数码管有的数显示的不正常，经检验，是先接反了，更正后正常。2 芯片有时电路上电后，数码管没有全亮，经检查电路没问题。这是因为刚上电，74ls90的输出状态不定，有的码值超过十，译码芯片不能正常工作，则输出出错。在输入一个脉冲之后数码管又显示正常。4设计心得通过这次对数字钟的设计与制作，让我了解了设计电路的程序，也让我了解了关于数字钟的

11、原理与设计理念，要设计一个电路总要先用仿真仿真成功之后才实际接线的。但是最后的成品却不一定与仿真时完全一样，因为，再实际接线中有着各种各样的条件制约着。而且，在仿真中无法成功的电路接法，在实际中因为芯片本身的特性而能够成功。所以，在设计时应考虑两者的差异，从中找出最适合的设计方法。通过这次学习，让我对各种电路都有了大概的了解，所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解。五、 思考题1. 同样是七段共阴极数码管的译码驱动电路，74ls48和cc4511有什么主要区别？ 答：74ls48在控制引脚上的不同可见图6-1-1，7448的第4引脚为既有输入/动态灭零输出

12、（bi/rbo）端，当作为消隐功能引脚时bi=0，和4511的一样，作为动态灭零端时bi/rbo端作为输出端，lt端输入高电平信号，rbi端输入低电平信号，若此时dcba = 0000，输出全为“0”，显示器熄灭，不显示这个零。区别于4511的还有第五引脚，7448的第五引脚没有锁存功能，当lt=1，rbi=1时为译码，而4511的le为锁存控制端，当le=1，锁存，译码器输出保持在le=0时的状态；当le=0，正常译码。总结7448和4511的不同有如下几点：1）48能z转换0-f的码值，4511只能转换0-9的码值。2）功能方面7448具有动态灭零功能，4511有锁存功能。2. 如果希望给数字钟加上清零和校时、校分功能，简单说说你的设计思路。答：清零电路：将各74ls90的mr1和mr2都接上非门，再将各非门输出端相接于a节点，若要清零，则将a点接低电平，再向cp0输入脉冲，则实现清零。校时、校分电路： 此电路使用非门将q31和脉冲源隔离，防止74ls90的状态信号对脉冲源的影响。 在qd3与q331之间的电阻可以承担一定电压，从而防止q331为高电平时对调时信号的禁止。3.除了实验中完成的电路，数字钟可能的扩展功