电子技术基础-数字部分(第六版)-康华光第4章组合逻辑电路共6节.ppt

1、组合逻辑电路，4.1组合逻辑电路的分析，4.2组合逻辑电路的设计，4.3组合逻辑电路中的竞争和风险，4.4一些典型的组合逻辑电路，4.5组合可编程逻辑器件，4.6用Verilog HDL描述组合逻辑电路，教学基本要求，1。掌握组合逻辑电路的分析和设计方法。掌握编码器、解码器、数据选择器、数字比较器和加法器的逻辑。3.学会阅读器件的功能表，按照设计要求完成电路的正确连接。4.掌握了可编程逻辑器件的表示方法，就可以用可编程逻辑器件来实现组合逻辑电路。组合逻辑电路的一般框图，Li=f (A1，A2，An) (i=1，2，m)，工作特性：组合逻辑电路的工作特性：在任何时候，电路的输出状态只同时取决于输

2、入状态，与电路的原始状态无关。4.1.1组合逻辑电路的定义，结构特征： 1。输出和输入之间没有反馈延迟路径，2。没有存储单元，4.1组合逻辑电路分析，2。组合逻辑电路的分析步骤：1 .从逻辑图中写出每个输出端的逻辑表达式；2.简化和转换逻辑表达式；3.列出真值表；4、根据真值表或逻辑表达式，分析后最终确定其功能。根据已知的逻辑电路，通过分析确定电路的逻辑功能。1。组合逻辑电路的分析，4.1.2组合逻辑电路的分析方法、3。组合逻辑电路的分析示例，示例1如图所示分析逻辑电路的功能。1.根据逻辑图写出输出函数的逻辑表达式。以列的形式写真值表。3。确定逻辑函数：解：当输入变量值中有奇数时，L为1，否则

3、L为0，电路具有奇数校验功能。如果要实现连查，应该对电路做什么改动？例2试分析下图所示组合逻辑电路的逻辑功能。解决方案：1 .根据逻辑电路写出每个输出端的逻辑表达式，并进行简化和变换。X=A，2，列写真值表，X=A，真值表，这个电路的逻辑功能是求输入二进制码的倒数。最高位为符号位，0代表正数，1代表负数，正数的反码与原码相同；负数的数字部分根据原始代码一点一点地被否定。3.确定电路和真值表的逻辑功能。1.逻辑抽象：根据实际逻辑问题的因果关系确定输入和输出变量，定义逻辑状态的含义；2.根据逻辑描述列出真值表；3.从真值表中写出逻辑表达式；4.简化和转换逻辑表达式，并绘制逻辑图。(2)组合逻辑电路

4、的设计步骤；(1)组合逻辑电路的设计：根据实际的逻辑问题，找出具有所需逻辑功能的最简单的逻辑电路。4.2组合逻辑电路的设计，4.2.1组合逻辑电路的设计过程，例1进出火车站的旅客列车有三种类型：特快列车、直达列车和慢车，因此尝试设计一种逻辑电路来指示列车等待进站。当有两列或多列列车等待进站时，需要发出信号提示工作人员安排进站。解决方案：(1)逻辑抽象。输入信号： A、B和C分别代表特快列车、直达列车和本地列车，当有进站请求时为1，无请求时为0。输出信号： L表示进站条件，两辆以上车辆的进站条件为1，否则为0。(2)根据问题的含义列出真值表；(3)编写输出逻辑表达式并简化。L=AB交流BC，(4

5、)根据输出逻辑表达式绘制逻辑图。这个表达式是最简单的“与或”公式。两级“与或”结构的最简单电路由“与”门和“或”门实现，如图所示。尝试设计一个代码转换电路，将4位格雷码转换成自然二进制码。它可以通过任何逻辑门电路来实现。解决方案：(1)克拉丽考虑相同的乘积项可以减少门电路的数量和实现电路的成本。1.单输出电路，输入端相同的与非门使用更少的晶体管，比与门或或门更快。图(b)中的电路是最佳的，并且逻辑功能是用指定芯片中的特定资源实现的，这使得电路成本低并且工作快。因此，有必要转换逻辑表达式以减少芯片资源和布线的数量。4.2.2组合逻辑电路的优化实现，2。多输出电路，(1)如果分别实现两种逻辑功能，

6、则需要六个与门和两个或门。如果考虑相同的乘积项，则需要四个与门和两个或门，如图所示。当输出多个逻辑函数时，有必要考虑共享相同的乘积项并减少逻辑门的数量。3.多级逻辑电路，当用“与”门或“或”门实现时，逻辑门的扇入数限于3，需要转换为：当逻辑门的输入端数量有限时，需要进行逻辑变换。(1)提取公共因子，图(a)中的电路为2级，图(b)中的电路为3级，但电路连接的数量减少了。图(a)中有a)16个连接，图(b)中有b)13个连接。当用“与”门或“或”门实现时，逻辑门的扇入数被限制为3，这需要转换为：(2)功能分解，图(a)中的电路为第2级，图(b)为第5级。上述转换方法仅适用于手工简化。当变量较多时

7、，优化策略编写程序由计算机完成。4.3组合逻辑电路中的竞争风险，4.3.1竞争风险的原因，4.3.2消除竞争风险的方法，4.3组合逻辑电路中的竞争风险，4.3.1竞争风险的原因，以及：当逻辑门的两个输入端的信号同时向相反的方向变化时，变化时间是不同的。当Adventure :的两个输入端的信号值的变化方向相反时，如果门电路输出端的逻辑表达式简化为两个互补信号的相乘或相加，则可能由于竞争而出现输出干扰脉冲现象。4.3.2消除竞争风险的方法，1。当B=C=0，2时，找出并消除互补变量。增加乘积项以避免互补项相加，当A=B=1时，根据逻辑表达式，当A=B=1时，3。输出端与电容器并联，如果逻辑电路速

8、度慢，则为420pF，4.4典型组合逻辑电路，4.4.1编码器，4.4.2解码器/数据分配器，4.4.3数据选择器，4.4.4数字比较器，4.4.5算术运算电路，1。编码器的定义和分类，编码：给出二进制码的特性例如，在8421BCD码中，数字8用1000表示，例如，在ASCII码中，字母A用1000001表示，等等。编码器：具有编码功能的逻辑电路。4.4.1编码器，4.4几种典型的组合逻辑集成电路，可以将每个编码的输入信号转换成不同的二进制码输出。例如，8线3线编码器：8个输入信号分别编码成8个3位二进制码输出。例如，BCD编码器：10个编码的输入信号分别被编码成10个4位代码输出。编码器的逻

9、辑功能：1 .编码器的定义和分类，编码器的分类：普通编码器和优先编码器。普通编码器：任何时候只允许输入一个有效的编码信号，否则输出会混乱。优先编码器：允许同时输入两个以上的有效编码信号。当多个有效编码信号同时输入时，优先级编码器只能根据预设的优先级对优先级最高的信号进行编码。1。编码器的定义和分类，二进制编码器的结构框图，2 .编码器的工作原理，(1) 4线和2线普通二进制编码器(设计)，编码器的输入在高电平有效。2.编码器的工作原理这个表达式可以再简化吗？以上是将对应于其他12个输入组合的输出视为0。如果它被认为是一个不相关的项目，当只有I3是1，Y1Y0=？Y1Y0=11，无法输出有效代码

10、。结论：普通编码器不能同时输入两个以上的有效编码信号。当I1=I2=1，I0=I1=0，Y1Y0=？Y1Y0=11，如果超过2个输入是有效信号？(2。)键盘输入8421BCD代码编码器(分析)，代码输出，使能标志，代码输入，编码器在低输入电平有效，在高输出电平有效，GS是标志位。2。键盘输入8421BCD码编码器功能表、3。优先编码器，优先编码器的建议：在实际应用中，两个或多个输入编码信号通常同时有效。根据优先级，必须指定这些外设允许的操作顺序，即优先级。识别多个编码请求信号的优先级并执行相应编码的逻辑组件称为优先级编码器。(2)优先编码器行(42行优先编码器)(设计)，(1)列出功能表，高和

11、低，(2)写出逻辑表达式，(3)画出逻辑电路(略)，输入编码信号为高，输出为二进制码，输入为编码信号I3 I0，输出为Y1 Y0，优先编码器CD4532原理框图。16线制4线制优先级编码器由两块CD4532组成，其逻辑图如下图所示。试分析其工作原理。0，0，0 0 0 0 0，当使能端子EI=0时，没有编码输出。0、1，1，0 0 0 0，0，0 1 1 1，哪个芯片优先级最高？1、1，0，1 0 0 0 0，0，1 1 1 1，解码器的分类：解码是编码的逆过程，它可以把二进制代码转换成表示特定含义(即电路的某个状态)的信号1解码器的定义和分类，解码器：具有解码功能的逻辑电路称为解码器。唯一地

12、址解码器，代码转换器，将一系列代码逐一转换成相应的有效信号。将一种代码转换成另一种代码。二进制解码器二进制解码器显示解码器，公共唯一地址解码器：4.4.2解码器/数据分配器，(1)二进制解码器，n个输入端，使能输入端和2n个输出端，假设输入端的数量为n，输出端的数量为m，则m=2n.2。典型的解码器电路和应用，2行-逻辑符号描述，逻辑符号框外的符号表示外部输入或输出信号的名称，字母上方的“”符号表示输入或输出在低电平有效。符号框内的输入和输出变量代表内部逻辑关系。在推导表达式的过程中，如果运算中涉及到输入或输出变量上的“符号”的低意义(例如，E变成E)，在绘制逻辑图或验证真值表时，注意将其恢复

13、为低意义符号。(a) 2线4线解码器(74HC139)，(b) 3线8线解码器(74HC138)，逻辑符号，3线8线解码器(74HC138)功能表，1，解码器扩展，使用74X139和74 2。用解码器实现逻辑功能。当E3=1，E2=E1=0时，用一块74HC138实现该功能。首先，将函数表达式转化为最小项之和的形式。在解码器的输出端增加一个与非门，以实现给定的组合逻辑功能。，用于BCD (2)二进制解码器的真值表，它具有将8421BCD代码转换成10种状态输出的功能。(3)显示解码器，(1)七段显示解码器，(1)最常用的显示器是半导体发光二极管和液晶显示器。常用的集成七段显示解码器、互补金属氧

14、化物半导体七段显示解码器74HC4511、显示解码器与显示器之间的连接方式、互补金属氧化物半导体七段显示解码器74HC4511功能表、互补金属氧化物半导体七段显示解码器74HC4511功能表(续)，例如，由解码器、显示解码器和四个七段显示器组成的4位动态显示电路如图所示。位选择信号A1和A0控制依次产生低电平，使四个监视器依次显示。要显示的数据组依次发送到D3D2D1D0，并分别显示在四个监视器上。利用人们的视觉保持时间可以看到稳定的数字。数据分配器：它相当于一个多输出单刀多掷开关，是一个逻辑电路，根据需要在公共数据线上将数据发送到不同的通道。数据分配器示意图，数据分配器由74HC138组成，

15、数据分配器由解码器实现，当解码器010、CB a、74hc138用作数据分配器时的功能表、示例：试图设计一个具有低级使能控制的1线和4线数据分配器。当使能信号无效时，电路的所有输出都是。当通道选择信号将一个输入信号连接到一个输出端时，其他输出端处于高阻抗状态。2。写出四个三态门控制端的逻辑表达式。绘制逻辑电路，4.4.3数据选择器，1。数据选择器的定义和功能，数据选择功能：在通道选择信号的作用下，来自多个通道的数据被及时传输到公共数据通道。数据选择器：能够实现数据选择功能的逻辑电路。其功能相当于多输入单极多掷开关，也称为“多开关”。1位地址码输入，逻辑符号，1通道数据输出，数据输入，4位地址码

16、输入，逻辑符号，1通道数据输出，数据输入，(1)逻辑电路，由3个2通道数据选择器组成。(2)工作原理和逻辑功能，真值表，(3)数据选择器实现逻辑功能，例4.4.8尝试数据选择器实现以下逻辑功能，这些功能由2对1数据选择器和必要的逻辑门实现。因此，数据端需要输入两个变量。调查真值表b、c和L1之间的关系。由2取2数据选择器和必要的逻辑门实现，并且该功能的一般步骤：(变量数=选通端子数)通过使用数据选择器实现。a、将函数转换成最小项表达式；B、地址信号S2、S1和S0用作函数的输入变量；C、处理数据输入D0D7的信号电平。如果逻辑表达式中有mi，则相应的Di=1，其他数据输入均为0。总结：当变量的数量选通终端的数量时，考虑如何将一些变量连接到数据终端。(4)数据选择器构成查找表LUT，构成FPGA基本单元的逻辑块主要是查找表LUT。LUT本质上是一个小规模的存储器，它以真值表的形式实现给定的