4.1基本RS触发器4.2同步触发器.ppt

1、掌握 RS 触发器、JK 触发器、D触发器的逻辑功能,了解触发器的主要参数,熟悉 RS 触发器、JK 触发器、D 触发器的电路结构、工作原理和触发方式,本章教学基本要求,第4章 集成触发器,概 述,触发器：组成时序逻辑电路的基本元件。,一个触发器可存储 1 位二进制数,触发器的特性,有两个稳定状态(简称稳态):表示逻辑 0 和 1。,在触发信号作用下，它的两个状态可相互转换(称为状态的翻转)。,触发信号消失后，新状态仍然保持（记忆），可存储二进制信息。,触发器：组成时序逻辑电路的基本元件。,触发器的特性,触发器的分类,按有无动作的统一时间节拍分:,主从、维持阻塞、边沿、主从型边沿触发器。,RS

2、、D、JK、T、T触发器。,按逻辑功能分:,按电路结构分:,基本触发器、时钟触发器。,概 述,一、电路结构,4.1 基本 RS 触发器,二、工作原理,1、有两个稳定的状态,1,1,1,1,0,1,0,规定：,当Q=1时,一、电路结构,4.1 基本 RS 触发器,二、工作原理,1、有两个稳定的状态,1,1,1,1,0,1,0,规定：,1,1,0,0,1,0,1,当Q=0 时,结论：当输入端全为1时,输出端状态不变,一、电路结构,4.1 基本 RS 触发器,二、工作原理,2、在低电平信号作用下,触发器可从一个稳态转换到另一稳态。,0,1,1,1,1,0,Q由1变为0,一、电路结构,4.1 基本 R

3、S 触发器,二、工作原理,2、在低电平信号作用下,触发器可从一个稳态转换到另一稳态。,0,1,1,1,1,0,Q由1变为0,Q由0变为1,1,0,0,1,0,称为置0端,低电平有效；,称为置1端,低电平有效。,一、电路结构,4.1 基本 RS 触发器,二、工作原理,2、在低电平信号作用下,触发器可从一个稳态转换到另一稳态,3、失效的状态,0,0,1,1,特点：,0,1,1,1,1,0,当电路进入新的稳定状态后，即使撤销了触发信号，新状态也能够保持。,撤销了触发信号,即 ,新状态0仍然保持。,使触发器从1态变为0态(新态),1,三、逻辑功能的表示方法,1. 真值表,与非门组成的基本RS触发器的真

4、值表,对于基本RS触发器的真值表，不要死记硬背，要会看图说话,2. 逻辑符号,3. 时序图(波形图),1,1,三、逻辑功能的表示方法,1. 真值表,0,1,不定,0,1,深刻理解，并能够准确画出时序图,2. 逻辑符号,3. 时序图(波形图),三、逻辑功能的表示方法,1. 真值表,例画波形，设初始状态为“0”。,Q,0,1,2. 逻辑符号,3. 时序图(波形图),三、逻辑功能的表示方法,1. 真值表,例画波形，设初始状态为“0”。,0,1,2. 逻辑符号,3. 时序图(波形图),三、逻辑功能的表示方法,1. 真值表,4. 或非门构成的基本 RS 触发器,电路结构:,输入高电平有效.,或非门组成的

5、基本RS触发器的真值表,会看图说话,例：用RS触发器构成无抖动开关,四、基本RS触发器的优缺点,优点,缺点,电路简单,是构成各种触发器的基础。,(1)输出受输入信号直接控制，不能定时控制。,(2)有约束条件。,同步触发器：触发器的工作状态不仅受输入端 (R、S)控制，而且还受时钟脉冲(CP) 的控制。,基本 RS 触发器：,S 直接置位端；,R 直接复位端。,(不受CP 控制),同步 RS 触发器(受 CP 控制),4.2 同步触发器,4.2.1 同步 RS 触发器,现态Qn：触发器接收输入信号之前的状态。,次态Qn+1：触发器接收输入信号之后的新状态。,一、电路结构及工作原理,1. 电路及逻辑符号,曾用符号,国标符号,2. 工作原理,当 CP = 0,保持,当 CP = 1,与基本 RS 触发器功能相同,4.2.1 同步 RS 触发器,二、特性表：,三、特性方程:,约束条件,CP = 1期间有效,四、主要特点,1. 时钟电平控制,CP = 1 接受输入信号；,CP = 0 输出保持不变。,（抗干扰能力增强）,2. RS 之间有约束,一、电路结构及工作原理,4.2.1 同步 RS 触发器,4.2.2 同步 D 触发器,一、电路结构及工作原理,CP = 0，保持（锁存）；,CP = 1,二、主要特点,1.