数字电子技术基础(一).ppt

1、数字电子技术基础（第五版）教学课件清华大学 阎石 王红,联系地址：清华大学 自动化系 邮政编码：100084 电子信箱：wang_ 联系电话：(010)62792973,第一章 数制和码制,1.1 概述,数字量和模拟量 数字量：变化在时间上和数量上都是不连续的。（存在一个最小数量单位） 模拟量：数字量以外的物理量。 数字电路和模拟电路：工作信号，研究的对象，分析/设计方法以及所用的数学工具都有显著的不同,数字量和模拟量,电子电路的作用：处理信息 模拟电路：用连续的模拟电压/电流值来表示信息,数字量和模拟量,电子电路的作用：处理信息 数字电路：用一个离散的电压序列来表示信息,1. 2 几种常用的

2、数制,数制： 每一位的构成 从低位向高位的进位规则 常用到的： 十进制，二进制，八进制，十六进制,十进制，二进制，八进制，十六进制,逢二进一,逢八进一,逢十进一,逢十六进一,不同进制数的对照表,1.3不同数制间的转换,一、二十转换 例：,二、十二转换,整数部分: 例：,二、十二转换,小数部分: 例：,三、二十六转换,例：将(01011110.10110010)2化为十六进制,四、十六二转换,例：将(8FAC6)16化为二进制,五、八进制数与二进制数的转换,例：将(011110.010111)2化为八进制,例：将(52.43)8化为二进制,六、十六进制数与十进制数的转换,十六进制转换为十进制,十

3、进制转换为十六进制：通过二进制转化,1.4二进制运算,1.4.1 二进制算术运算的特点 算术运算：1：和十进制算数运算的规则相同 2：逢二进一 特 点：加、减、乘、除 全部可以用移位和相 加这两种操作实现。简化了电路结构,所以数字电路中普遍采用二进制算数运算,1.4二进制数运算,1.4.2 反码、补码和补码运算 二进制数的正、负号也是用0/1表示的。 在定点运算中，最高位为符号位（0为正，1为负） 如 +89 = （0 1011001） -89 = （1 1011001）,二进制数的补码：,最高位为符号位（0为正，1为负） 正数的补码和它的原码相同 负数的补码 = 数值位逐位求反(反码) +

4、1 如 +5 = （0 0101） -5 = （1 1011） 通过补码，将减一个数用加上该数的补码来实现,10 5 = 5 10 + 7 12= 5 （舍弃进位） 7+5=12 产生进位的模 7是-5对模数12的补码,1011 0111 = 0100 （11 - 7 = 4） 1011 + 1001 = 10100 =0100（舍弃进位） （11 + 916 = 4） 0111 + 1001 =24 0111是- 1001对模24 （16） 的补码,两个补码表示的二进制数相加时的符号位讨论,例：用二进制补码运算求出 1310 、1310 、1310 、1310,结论：将两个加数的符号位和来自

5、最高位数字位的进位相加，结果就是和的符号,解：,1.5几种常用的编码,一、十进制代码 几种常用的十进制代码,二、格雷码,特点：1.每一位的状态变化都按一定的顺序循环。 2.编码顺序依次变化，按表中顺序变化时，相邻代码只有一位改变状态。 应用：减少过渡噪声,三、美国信息交换标准代码（ASC）,ASC是一组七位二进制代码，共128个 应用：计算机和通讯领域,第二章 逻辑代数基础,2.1 概述,基本概念 逻辑： 事物的因果关系 逻辑运算的数学基础： 逻辑代数 在二值逻辑中的变量取值： 0/1,2.2 逻辑代数中的三种基本运算,与（AND） 或（OR） 非（NOT）,以A=1表示开关A合上，A=0表示

6、开关A断开；以Y=1表示灯亮，Y=0表示灯不亮；三种电路的因果关系不同：,与,条件同时具备，结果发生 Y=A AND B = A&B=AB=AB,或,条件之一具备，结果发生 Y= A OR B = A+B,非,条件不具备，结果发生,几种常用的复合逻辑运算,与非 或非 与或非,几种常用的复合逻辑运算,异或 Y= A B,几种常用的复合逻辑运算,同或 Y= A B,2.3.1 基本公式 2.3.2 常用公式,2.3 逻辑代数的基本公式和常用公式,2.3.1 基本公式,根据与、或、非的定义，得表2.3.1的布尔恒等式,证明方法：推演 真值表,公式（17）的证明（公式推演法）：,公式（17）的证明（真

7、值表法）：,2.3.2 若干常用公式,2.4 逻辑代数的基本定理,2.4.1 代入定理 -在任何一个包含A的逻辑等式中，若以另外一个逻辑式代入式中A的位置，则等式依然成立。,2.4.1 代入定理,应用举例： 式（17） A+BC = (A+B)(A+C) A+B(CD) = (A+B)(A+CD) = (A+B)(A+C)(A+D),2.4.1 代入定理,应用举例： 式 （8）,2.4 逻辑代数的基本定理,2.4.2 反演定理 -对任一逻辑式,变换顺序 先括号，然后乘，最后加,不属于单个变量的上的反号保留不变,2.4.2 反演定理,应用举例：,2.5.1 逻辑函数 Y=F(A,B,C,) -若

8、以逻辑变量为输入，运算结果为输出，则输入变量值确定以后，输出的取值也随之而定。输入/输出之间是一种函数关系。 注：在二值逻辑中， 输入/输出都只有两种取值0/1。,2.5 逻辑函数及其表示方法,2.5.2 逻辑函数的表示方法,真值表 逻辑式 逻辑图 波形图 卡诺图 计算机软件中的描述方式 各种表示方法之间可以相互转换,真值表,逻辑式 将输入/输出之间的逻辑关系用与/或/非的运算式表示就得到逻辑式。 逻辑图 用逻辑图形符号表示逻辑运算关系，与逻辑电路的实现相对应。 波形图 将输入变量所有取值可能与对应输出按时间顺序排列起来画成时间波形。,卡诺图 EDA中的描述方式 HDL (Hardware D

9、escription Language) VHDL (Very High Speed Integrated Circuit ) Verilog HDL EDIF DTIF 。,举例：举重裁判电路,各种表现形式的相互转换：,真值表 逻辑式 例：奇偶判别函数的真值表 A=0,B=1,C=1使 ABC=1 A=1,B=0,C=1使 ABC=1 A=1,B=1,C=0使 ABC =1 这三种取值的任何一种都使Y=1, 所以 Y= ?,真值表 逻辑式： 找出真值表中使 Y=1 的输入变量取值组合。 每组输入变量取值对应一个乘积项，其中取值为1的写原变量，取值为0的写反变量。 将这些变量相加即得 Y。 把

10、输入变量取值的所有组合逐个代入逻辑式中求出Y，列表,逻辑式 逻辑图 1. 用图形符号代替逻辑式中的逻辑运算符。,逻辑式 逻辑图 1. 用图形符号代替逻辑式中的逻辑运算符。 2. 从输入到输出逐级写出每个图形符号对应的逻辑运算式。,波形图 真值表,最小项 m： m是乘积项 包含n个因子 n个变量均以原变量和反变量的形式在m中出现一次,对于n变量函数 有2n个最小项,2.5.3 逻辑函数的两种标准形式 最小项之和 最大项之积,最小项举例：,两变量A, B的最小项 三变量A,B,C的最小项,最小项的编号：,最小项的性质,在输入变量任一取值下，有且仅有一个最小项的值为1。 全体最小项之和为1 。 任何

11、两个最小项之积为0 。 两个相邻的最小项之和可以合并，消去一对因子，只留下公共因子。 -相邻：仅一个变量不同的最小项 如,逻辑函数最小项之和的形式：,例：,利用公式 可将任何一个函数化为,逻辑函数最小项之和的形式：,例：,利用公式 可将任何一个函数化为,逻辑函数最小项之和的形式：,例：,利用公式 可将任何一个函数化为,逻辑函数最小项之和的形式：,例：,逻辑函数最小项之和的形式：,例：,逻辑函数最小项之和的形式：,例：,逻辑函数最小项之和的形式：,例：,最大项：,M是相加项； 包含n个因子。 n个变量均以原变量和反变量的形式在M中出现一次。 如：两变量A, B的最大项,对于n变量函数 2n个,最

12、大项的性质,在输入变量任一取值下，有且仅有一个最大项的值为0； 全体最大项之积为0； 任何两个最大项之和为1； 只有一个变量不同的最大项的乘积等于各相同变量之和。,最大项的编号：,2.6 逻辑函数的化简法,逻辑函数的最简形式 最简与或 -包含的乘积项已经最少，每个乘积项的因子也最少，称为最简的与-或逻辑式。,2.6.1公式化简法 反复应用基本公式和常用公式，消去多余的乘积项和多余的因子。 例：,2.6.1公式化简法 反复应用基本公式和常用公式，消去多余的乘积项和多余的因子。 例：,2.6.1公式化简法 反复应用基本公式和常用公式，消去多余的乘积项和多余的因子。 例：,2.6.1公式化简法 反复

13、应用基本公式和常用公式，消去多余的乘积项和多余的因子。 例：,2.6.1公式化简法 反复应用基本公式和常用公式，消去多余的乘积项和多余的因子。 例：,2.6.2 卡诺图化简法,逻辑函数的卡诺图表示法 实质：将逻辑函数的最小项之和的以图形的方式表示出来 以2n个小方块分别代表 n 变量的所有最小项，并将它们排列成矩阵，而且使几何位置相邻的两个最小项在逻辑上也是相邻的（只有一个变量不同），就得到表示n变量全部最小项的卡诺图。,表示最小项的卡诺图,二变量卡诺图 三变量的卡诺图,4变量的卡诺图,表示最小项的卡诺图,二变量卡诺图 三变量的卡诺图,4变量的卡诺图,表示最小项的卡诺图,二变量卡诺图 三变量的

14、卡诺图,4变量的卡诺图,五变量的卡诺图,用卡诺图表示逻辑函数,将函数表示为最小项之和的形式 。 在卡诺图上与这些最小项对应的位置上添入1，其余地方添0。,用卡诺图表示逻辑函数,例：,用卡诺图表示逻辑函数,用卡诺图化简函数,依据：具有相邻性的最小项可合并，消去不同因子。 在卡诺图中，最小项的相邻性可以从图形中直观地反映出来。,合并最小项的原则： 两个相邻最小项可合并为一项，消去一对因子 四个排成矩形的相邻最小项可合并为一项，消去两对因子 八个相邻最小项可合并为一项，消去三对因子,两个相邻最小项可合并为一项，消去一对因子,化简步骤： -用卡诺图表示逻辑函数 -找出可合并的最小项 -化简后的乘积项相

15、加 （项数最少，每项因子最少）,用卡诺图化简函数,卡诺图化简的原则,化简后的乘积项应包含函数式的所有最小项，即覆盖图中所有的1。 乘积项的数目最少，即圈成的矩形最少。 每个乘积项因子最少，即圈成的矩形最大。,例：,A,BC,例：,A,BC,例：,A,BC,例：,化 简 结 果 不 唯 一,例：,AB,CD,例：,AB,CD,约束项 任意项 逻辑函数中的无关项：约束项和任意项可以写入函数式，也可不包含在函数式中，因此统称为无关项。,在逻辑函数中，对输入变量取值的限制，在这些取值下为1的最小项称为约束项,在输入变量某些取值下，函数值为1或为0不影响逻辑电路的功能，在这些取值下为1的最小项称为任意项

16、,2.7具有无关项的逻辑函数及其化简2.7.1 约束项、任意项和逻辑函数式中的无关项,2.7.2 无关项在化简逻辑函数中的应用,合理地利用无关项，可得更简单的化简结果。 加入（或去掉）无关项，应使化简后的项数最少，每项因子最少 从卡诺图上直观地看，加入无关项的目的是为矩形圈最大，矩形组合数最少。,AB,CD,AB,CD,AB,CD,例：,AB,CD,2.8 用multisim进行逻辑函数的化简与变换,例:已知逻辑函数Y的真值表如下,试用multisim求出Y的逻辑函数式,并将其化简为与-或形式,补：半导体基础知识,半导体基础知识（1）,本征半导体：纯净的具有晶体结构的半导体。 常用：硅Si，锗

17、Ge,两种载流子,半导体基础知识（2）,杂质半导体 N型半导体 多子：自由电子 少子：空穴,半导体基础知识（2）,杂质半导体 P型半导体 多子：空穴 少子：自由电子,半导体基础知识（3）,PN结的形成 空间电荷区（耗尽层） 扩散和漂移,半导体基础知识（4）,PN结的单向导电性 外加正向电压,半导体基础知识（4）,PN结的单向导电性 外加反向电压,半导体基础知识（5）,PN结的伏安特性,正向导通区,反向截止区,反向击穿区,K:波耳兹曼常数 T:热力学温度 q: 电子电荷,第三章 门电路,3.1 概述,门电路：实现基本运算、复合运算的单元电路，如与门、与非门、或门 ,门电路中以高/低电平表示逻辑状

18、态的1/0,获得高、低电平的基本原理,高/低电平都允许有一定的变化范围,正逻辑：高电平表示1，低电平表示0负逻辑：高电平表示0，低电平表示1,3.2半导体二极管门电路半导体二极管的结构和外特性（Diode）,二极管的结构： PN结 + 引线 + 封装构成,P,N,3.2.1二极管的开关特性：,高电平：VIH=VCC 低电平：VIL=0,VI=VIH D截止，VO=VOH=VCC VI=VIL D导通，VO=VOL=0.7V,二极管的开关等效电路：,二极管的动态电流波形：,3.2.2 二极管与门,设VCC = 5V 加到A,B的 VIH=3V VIL=0V 二极管导通时 VDF=0.7V,规定3

19、V以上为1,0.7V以下为0,3.2.3 二极管或门,设VCC = 5V 加到A,B的 VIH=3V VIL=0V 二极管导通时 VDF=0.7V,规定2.3V以上为1,0V以下为0,二极管构成的门电路的缺点,电平有偏移 带负载能力差 只用于IC内部电路,3.3 CMOS门电路3.3.1MOS管的开关特性,一、MOS管的结构,S (Source)：源极 G (Gate)：栅极 D (Drain)：漏极 B (Substrate):衬底,金属层,氧化物层,半导体层,PN结,以N沟道增强型为例：,以N沟道增强型为例： 当加+VDS时， VGS=0时，D-S间是两个背向PN结串联，iD=0 加上+V

20、GS，且足够大至VGS VGS (th), D-S间形成导电沟道（N型层）,开启电压,二、输入特性和输出特性,输入特性：直流电流为0，看进去有一个输入电容CI，对动态有影响。 输出特性： iD = f (VDS) 对应不同的VGS下得一族曲线 。,漏极特性曲线（分三个区域）,截止区 恒流区 可变电阻区,漏极特性曲线（分三个区域）,截止区：VGS 109,漏极特性曲线（分三个区域）,恒流区： iD 基本上由VGS决定，与VDS 关系不大,漏极特性曲线（分三个区域）,可变电阻区：当VDS 较低（近似为0）， VGS 一定时， 这个电阻受VGS 控制、可变。,三、MOS管的基本开关电路,四、等效电路

21、,OFF ，截止状态 ON，导通状态,五、MOS管的四种类型,增强型 耗尽型,大量正离子,导电沟道,3.3.2 CMOS反相器的电路结构和工作原理,一、电路结构,二、电压、电流传输特性,三、输入噪声容限,结论：可以通过提高VDD来提高噪声容限,3.3.3 CMOS 反相器的静态输入和输出特性,一、输入特性,二、输出特性,二、输出特性,3.3.4 CMOS反相器的动态特性,一、传输延迟时间,二、交流噪声容限 三、动态功耗,三、动态功耗,3.3.5 其他类型的CMOS门电路,一、其他逻辑功能的门电路,1. 与非门 2.或非门,带缓冲极的CMOS门,1、与非门,带缓冲极的CMOS门,2.解决方法,二

22、、漏极开路的门电路（OD门）,三、 CMOS传输门及双向模拟开关,1. 传输门,2. 双向模拟开关,四、三态输出门,三态门的用途,双极型三极管的开关特性 （BJT, Bipolar Junction Transistor）,3.5 TTL门电路3.5.1 半导体三极管的开关特性,一、双极型三极管的结构 管芯 + 三个引出电极 + 外壳,基区薄 低掺杂,发射区高掺杂,集电区低掺杂,以NPN为例说明工作原理：,当VCC VBB be 结正偏, bc结反偏 e区发射大量的电子 b区薄，只有少量的空穴 bc反偏，大量电子形成IC,二、三极管的输入特性和输出特性 三极管的输入特性曲线（NPN）,VON

23、：开启电压 硅管，0.5 0.7V 锗管，0.2 0.3V 近似认为: VBE VON iB = 0 VBE VON iB 的大小由外电路电压，电阻决定,三极管的输出特性,固定一个IB值，即得一条曲线， 在VCE 0.7V以后，基本为水平直线,特性曲线分三个部分 放大区：条件VCE 0.7V, iB 0, iC随iB成正比变化， iC=iB。 饱和区：条件VCE 0, VCE 很低，iC 随iB增加变缓，趋于“饱和”。 截止区：条件VBE = 0V, iB = 0, iC = 0, ce间“断开” 。,三、双极型三极管的基本开关电路,只要参数合理： VI=VIL时，T截止，VO=VOH VI=

24、VIH时，T导通，VO=VOL,工作状态分析：,图解分析法：,四、三极管的开关等效电路,截止状态,饱和导通状态,五、动态开关特性,从二极管已知，PN结存在电容效应。 在饱和与截止两个状态之间转换时，iC的变化将滞后于VI，则VO的变化也滞后于VI。,六 、三极管反相器,三极管的基本开关电路就是非门 实际应用中，为保证VI=VIL时T可靠截止，常在 输入接入负压。,参数合理？ VI=VIL时，T截止，VO=VOH VI=VIH时，T截止，VO=VOL,例3.5.1：计算参数设计是否合理,5V,-8V,3.3K,10K,1K,=20 VCE(sat) = 0.1V,VIH=5V VIL=0V,例3.5.1：计算参数设计是否合理,将发射极外接电路化为等效的VB与RB电路,当 当 又 因此，参数设计合理,3.5.2 TTL反相器的电路结构和工作原理 一、电路结构 设,二、电压传输特性,二、电压传输特性,二、电压传输特性,需要说明的几个问题：,三、输入噪声容限,3.5.3 TTL反相器的静态输入特性和输出特性,例：扇出系数（Fan-out）， 试计算门