NO[1].5.1同步时序电路.ppt

1、第五章掌握同步时序电路、教育要求1、时序电路的概念，理解时序逻辑电路的基本构成、分类和记述方法2 .通过分析规定的逻辑电路图，确定该电路的逻辑功能掌握同步时序的逻辑电路的设定修正方法3 .掌握常用时序功能模块进行逻辑设定修正的方法第5章同步时序电路、时序逻辑电路：一个逻辑电路在任意时刻的稳定输出不仅与该时序电路的输入信号有关，也与该电路的过去的输入有关，将这样的逻辑电路称为“时序逻辑电路”。 同步时序电路：异步时序电路：分类、电路有公共时钟信号。 电路状态的变化是由输入信号引起的。 5.1同步定时电路的配置，1 .可控制的二进制计数器，其中，X=0，X=1，四进制计数器。 原来的状态不变，2

2、.时序图，3 .时序逻辑电路模型，时序电路由组合电路和存储(记忆)元件和反馈电路3部分构成。 参照下图：x1 . xn :时序电路的输入或外部输入，z1 . zm :时序电路的输出或外部输出，y1. yr :时序电路的状态或内部输入，Y1 . Yl :时序电路的激励或内部输出，2种时序电路类型为同步时序电路，(b )异步时序电路，组合逻辑电路描述：逻辑公式，真值表，卡诺图时序逻辑电路描述：激励表，状态表，状态图，5.2激励表，状态表，1 .激励表，触发器的激励表：触发器从当前状态转变为二次状态时参数：现状态，二次状态因素变量：输入数据，常用触发器的激励表，二.状态表，状态表：记述了时序电路输入

3、和输出变换的关系的表。 参数：现状态，输入数据要因变量：二次状态，三.状态图，状态图：输入和状态迁移的关系的图表表示。 中的组合图层性质变更选项。 圆内的数字表示状态，圆之间用箭头线连接，箭头的尾部出现，箭头是连续的。5.3同步时序电路分析、逻辑电路图、1 .输出函数和触发器激励函数、4 .分析时序电路的外部性能、2 .列举状态迁移真值表、分析步骤：表法、代数法、例1 :用表法分析、解：第一步：写出输出函数和激励函数的式子。 J1=K1=1 J2=K2=x Q1，第二步：列出状态转移真值表。 J1=K1=1 J2=K2=x Q1，步骤3 :创建状态表和状态图。0、0、0、0、0、x，步骤4 :

4、用文字描述电路和逻辑功能。 当x=0时，该电路进行向上计数，当x=1时，该计数序列是：并且当x=1时，该电路进行向下计数，并且尝试以代数的方式分析如图2所示的同步序列逻辑电路。 解：第一步：写出输出函数和激励函数的公式。 D1=x，第二步：将激发函数的表达式代入触发的二次方程式，得到电路的二次方程组。 Q1(n 1)D1 x，步骤3 :根据二次方程组和输出函数式制作状态表和状态图。 Q1(n 1)D1 x、步骤4 :制作时序图，说明电路的逻辑功能。 另一方面，典型的输入序列： x=01011101、初始状态： Q2 Q1=00、以及状态应答序列和输出应答序列是cp:12345678 x 336

5、001101 q 2336001001 q 133600101110 q2(n1) 3333 336001011101 z 3360010010010000001，工作： p 225.15.2，5.4同步定时电路的设定修正，同步定时逻辑电路设定修正也被称为同步定时逻辑电路综合，其基本指导思想是尽可能少地使用触发器和门电路修改同步时序电路的一般步骤是：1.制作原始状态图和状态表2 .简化原始状态3 .状态分配4 .选择触发，求出输出函数和激励函数的公式5 .描绘逻辑电路图。另一方面，生成原始状态图和原始状态表，状态图是同步时序电路设定修正的依据，必须正确反映设定修正请求。 状态图的构成没有统一的

6、方法，充分正确理解设定修正要求，明确电路的输入条件和输出要求、输入输出关系，以及状态的转换关系是很重要的。 创建原始状态图的常见过程是，通过假设初始状态，在每次添加输入信号时记住以下状态，并显示相应的输出值。 子状态可以是当前状态、现有状态或新状态，直到新状态消失为止。 必须考虑各种状态的输入值。 例1 :假设有3位的二进制加法减法器(模拟8计数器)，在x输入为1时加上1计数的x为0时，实现减1计数，试制了该电路的原来的状态图和状态表。 解：您可以选择、您可以选择、您可以选择、您可以选择、您可以选择、您可以选择、您可以选择、您可以选择、您可以选择。 为、输入从1、a、g、b、f、c、h、e、d

7、、1、1、1、0、0、0、0 x侧开始按时间顺序排列的一组串行二进制代码。 输入顺序中出现101时输出Z1，否则输出Z0。 试制该序列检测器的原始状态图和状态表。a、b、c、d、原始状态表、二、状态表的简化，一般原始状态图和原始状态表存在多才多艺的状态。 状态的个数越多，电路所需的触发器的数量也越多，制造成本越高。 为了降低制造成本，需要去除多才多艺的状态，即需要进行状态的简化。 中的组合图层性质变更选项。 简化状态是指获取最小化的状态表。 本表不仅准确反映设定修订的所有要求，而且状态的数量最少。 等价状态：将状态S1和S2设为完全确定的状态表中的两个状态，对于所有可能的输入序列，如果分别从状

8、态S1和状态S2得到的输出响应序列完全相同，则状态S1和S2等价，标记为(S1，S2 )的同等状态可以合并。 等价状态传递性： (S1，S2)、(S2，S3)(S1，S3)、等价类：相互等价的状态集合。 最大等价类：其他等价类中不包含的等价类，即相互等价的所有状态的集合。 状态也可能是最大的等同类。 中的组合图层性质变更选项。 简化状态的任务是在原始状态表中找到所有最大等效类(最大等效类集)，并用一个状态表示每个最大等效类。 1 .判别方法：第一，按一下它们的输出完全相同的顺序。 假定状态S1和S2完全确定了原始状态表的两个状态，那么S1和S2的等效条件可总结为： (1)在输入的各种可能的值的

9、组合下，以下状态相同： 其次，它们的二次状态满足(2)二次状态交错这样的条件中的任一个，(3)子周期，(4)以下的状态等价。 (1)二次状态相同：两个状态的二次状态相等，Si和Sj相等，b和d相等，(2)二次状态交错：“二次状态对”和“当前状态对”交错，Si和Sj相等，b和c相等，二次状态交错或等效(Sk，Sk ) 2 .状态简化方法： (1)观察法化简单，例如简化下表所示的状态表，a和b、c和d的输出完全相等，c和d在输入的各种可能的值的组合中二次状态相同，因此c和d等效，最大等效类别为a、b、c、d，分别为a、d 因为a和b在x=1时的二次状态不满足四个条件之一，所以a和b不等价，最小化状

10、态表是：最大等价类是a、b、c、d，分别用a、b、c表示。 (2)默认表法的简化，例如：以下表所示的状态表简化，解：制作默认表，比较顺序，找到等价状态对，找到状态对等，“； 状态不等价如果需要进一步检查状态备件是否等价，请标记子状态备件。最小化状态表：用于确定总共四个等效对(a，b )、(a，e )、(b，e )、(c， )、最大等效类别；四个等效对(a，b )、(a，e )、(b， ) (2)在相邻的输入条件下，同一现状的二次状态尽量分配相邻的二进制码，(3)为了输出完全相同的状态，尽量分配相邻的二进制码，(4)在状态表中出现次数最多的例如：对下表所示的状态表进行状态分配，确定解：n=2，分

11、配方案从规则(1)中得到a和b，从确定a和c相邻的规则(2)中得到c和d，c和a，b和d，a和b从必须相邻的规则(3)中得到由规则(4)得到的a被分配到逻辑0。 由规则(1)得到的a和b、a和c必须相邻由规则(2)得到的c和d、c和a、b和d、a和b必须相邻由规则(3)得到的a、b、c三者必须相邻。 也就是说，a和b、a和c、b和c必须相邻。 由规则(4)得到的a被分配到逻辑0。 最后可以得到二进制状态表。 注：符合分配策略的分配方案可能不唯一。 在这种情况下，可以选择其中一个。 四、确定激励函数和输出函数。 如果用d触发器实现下表所示的二进制状态表，则试制激励和输出函数。 解：确定激励函数，Z=y2 xy1，确定输出函数，如果用例如J-K触发器实现下表所示的二进制状态表，则试制激励和输出函数。 解：确定激励函数，J1=1，K1=1，Z=y2y1 xy1，确定输出函数，五，描绘逻辑电路图，先描绘触发器，赋予触发器编号，描绘将激励函