第四章 组合逻辑.ppt

1、在2020/8/1，1，1，4章的组合逻辑、4.1概要、逻辑电路和数字电路中，一个电路在任意时刻的输出状态取决于同时输入状态的组合，而与电路的原始状态无关。 组合逻辑电路、时序逻辑电路，输出仅与当时的输入相关，与过去的输入无关，没有内存功能。 2020/8/1，2，4.2.1组合逻辑电路的分析方法，1，组合逻辑电路的分析步骤，(1)基于已知的逻辑电路图写出逻辑表现式，简化(2)基于式列举真值表，(3)从真值表中概括与命题有关的字符记述，指出其逻辑功能2020/8/1,3、3、3、例4.2.1 :如组合电路图所示，分析该电路的逻辑功能。 解： (1)从逻辑图中逐步写出逻辑公式。 为了容易地写公式

2、，利用中间变量p。 (2)简并和变换：从(3)式列出真值表，(4)分析逻辑功能： a、b、c三个变量不一致时，电路输出为“1”，因此该电路被称为“不一致电话路径”。2020/8/1、4、4.2.2组合逻辑电路的设定修正方法、设定修正过程的基本步骤：(1)分析设定修正要求，列举真值表。 (2)根据真值表写出输出逻辑函数(3)简化输出逻辑函数(4)根据最简单的逻辑函数式制作逻辑图。 2020/8/1，5，5，解： (1)列真值表：(2)从真值表写逻辑表达式：例2 :修订三人投票电路，结果由“少数顺从多数”的原则决定，描绘最简单的逻辑或式：(4)逻辑图。 如果需要用NAND门实现此逻辑电路，则需要将

3、表达式转换为NAND表达式：以绘制逻辑图。2020/8/1,6、6、6、例3 :设定、修正电话机信号控制电路。 电路有I0 (火灾警报)、I1 (盗窃警报)和I2 (日常业务) 3种输入信号，分别从L0、L1、L2通过矩阵电路输出，同时只能通过1个信号。 同时出现2个以上的信号时，请先打开火灾警报信号，然后打开盗窃警报信号，最后打开日常业务信号。 根据上述轻重缓急设定修正这个信号控制电路。 求用每个集成门电路7400片包含4个2输入端子和反相器)实现，解： (1)列真值表：(2)从真值表写出各输出的逻辑式：(3)根据要求，将上式变换为反相器式：2020/8/1,7、7、7、7 解： (1)按照

4、主题要求，用真值表：2020/8/1，8，8，(2)卡诺图简化。 (注意利用无关项)，2020/8/1，9，9，9，简化的逻辑式，从，2020/8/1，10，(3)逻辑式描绘逻辑图。 2020/8/1，11，例5 :在一个激光射击游戏中，射手允许在规定的时间内打三枪：这三枪需要一架飞机，一辆坦克，一辆车。 获奖条件是必须击中两枪以上，其中一枪必须击中飞机。 尝试NAND门的设计，判别获奖的电路。单输出组合逻辑电路的设定修正、解(1)输入输出变量的定义、逻辑代入、真值表的制作。 输入变量： a :打飞机，A=1表示打中，A=0表示不打中，b :打坦克，B=1表示打中，B=0表示打中。 c :打汽

5、车，C=1表示正在打，C=0表示正在打。 f表示输出变量，F=1表示获奖，F=0表示没有获奖。2020/8/1、12、现用卡诺图表化简并、将逻辑和式转换为非逻辑和非逻辑式：f的最简并式是F=AB AC、(3)绘制逻辑图表，尝试20220 NAND门设置修正，确定汽车能否行驶的组合逻辑电路。 解： (1)分析逻辑命题，建立真值表，编号为十进制，十进制变为数字系统可识别的二进制代码。 现在，号码的最后一位用8421BCD代码表示。 设输入变量为X8X4X2X1，输入函数为f。F=1为1号行驶的单号车，F=0为2号行驶的2号车。 2020/8/1、14、2020/8/1、15、2020/8/1、16

6、、2020/8/1、17、() 、设定修正时，如果将无关的项全部作为“0”处理，则得到“拒绝伪码”输入的电路。 若如图所示卡诺图案化变得简单，则可以得到、2020/8/1、18、逻辑图案如下图所示、2020/8/1、19、多输出组合逻辑电路的设定修正、F1、2020/8/1， 仅考虑21、多位加法器、4.3常用组合逻辑电路、4.3.1算术运算电路、1、加法器、半加法器、全加法器、本位2位的二进制加法，一般加法数用a、b表示，本位和用s表示，进位用c表示。 如果将两个1比特的2进制数相加，则运算形式为：0 0=0进制数为0，本位和表示为0的1 0=1进制数为0，本位和表示1 0 1=1进制数为0

7、，本位和表示11-0进制数为1，本位和结论为0 :半加法器仅将两个1比特二进制数相加，从下位开始的进制数相加一个是本位，另一个是进位数半加法器设定两个输入端子和两个输出端子，2020/8/1，22，例4.3.1试用门电路设定一个半加法器，解： (1)分析设定修正请求，列举真值表，(2)基于真值表写出输出逻辑函数式25、全加法器考虑从第2位到下位的进位数进行相加，相加结果： 1是本位和，1是进位数，结论：全加法器有3个输入端的2个输出端子。2020/8/1、26、例4.3.2试用门电路设定1比特的全加法器，解： (1)分析设定修正请求，实现真值表、2020/8/1、27、(列举的多比特二进制加法

8、的电路、加法方式、串行进位加法器、进位缺点：在多个全加法器串联完成的4位串行进位加法器中，由4个全加法器构成的最低位的进位输入端子Ci-1接地；下位的全加法器的进位输出端子Ci和相邻的上位的全加法器的进位输入端子Ci-1连接开车速度慢。 优点：电路设定修正比较简单，在2020/8/1、30、进位加法器、电路进行二进制加法运算时，通过高速进位电路同时产生除最下位全加法器以外的剩馀全加法器的进位信号，不需要从下位到上位传输进位信号。 优点：消除了串行进位加法器逐位传送进位信号的时间，提高了加法器的运算速度。 2020/8/1，31，如果进行进位信号的发生原理，则与第I位相加的进位输入信号，是与第I

9、位以前的各位的状态相加的函数，即，第I位的输入信号(CI)i必定是Ai-1、Ai-2A0和bbi、2020/8/1、32、对全加法器的真值表进行分析，寻找产生进位输出的2种信号状况： AB=1、(CO)=1、AB=1且(CI)=1、 (CO)i=Gi Pi(CI)i、展开、(co ) I=GIP igi-1 pi-1 (ci ) I-1=GIP igi-1 pipi-1、2020/8/1、34、CT74LS283前进加法器逻辑功能模式图、加法数、加法数、和、相邻下位因为作为35、例子4.3 .的同位3代码在8421BCD代码上加上0011，所以在输入A3A2A1A0是8421BCD代码、B3B

10、2B1B0=0011、进位输入CI=0、输出S3S2S1S0是同位3代码的情况下，同位3代码是s 例4.3.4进制的加减法电路由全加法器实现，M=0:加法，M=1:减法，2020/8/1，38，的分类，通常编码器，优先编码器，随时只能输入一个编码信号。 不那样做的话，输出会混乱。 允许同时输入两个以上的编码信号。 2020/8/1，39，一般编码器示例(8行-3行)， 8电平信号输入输出是3比特的二进制码，2020/8/1、40，3比特二进制编码器的真值表，2020/8/1、41，根据真值表写逻辑公式(同学们自己写)，根据相关制约项写最简单的公式：逻辑电路(同学们自己写) 、2020/8/1、

11、43、综合优先编码器示例74LS148(8行-3行)、G1、G2、g 3、2020/8/1、44、门G1，如果不考虑输出逻辑公式：2020/8/1、45，则可扩展电路的功能，提高使用的灵活性注意：EI是使能输入端子，也是可选输入端子，(低电平有效)当EI为高电平时，所有输入端子被阻止为高电平，EO是使能输出端子(低电平有效)，GS是优先编码动作标志(低电平有效)，该电路46、串行通过输出端子EO和扩展端子GS用于扩展编码功能，从图中可以得到：仅在所有编码输入时表示“电路工作，但没有代码输入”。 在任意一个编码输入端有低电平的信号输入，如果EI=0，则GS成为低电平。 此时表示“电路动作，且有代

12、码输入”。 2020/8/1，47，根据前面的公式分析，可以得到以下菜单：输入输出均为低电平有效，2020/8/1，48，常用解码器种类：二进制解码器2 -十进制解码器显示解码器，逻辑功能以各输入的二进制代码为对象解码是编码的逆操作。2020/8/1、49、输入是二进制码的集合，输出是与输入码对应的高低电平的信号的集合。 所输入的具有8个纠正3位二进制码的3位二进制解码器的方块图解码器通过2020/8/1，50，74ls 138 TTL和反相器构成的3-8线路，将每个输入码转换成对应的一条输出线上的高低电平信号2020/8/1和52，这三个控制端子也被称为“切片选择”输入端子，并且可以利用切片

13、选择的角色连接多个切片以扩展解码器的功能。 74LS138有三个额外的控制终端G1、G2A和G2B。 在G1=1，G2A G2B=0时，GS输出处于高电平，解码器处于操作状态，否则解码器被禁止，并且所有输出端都被阻止到高电平。2020/8/1、53、带控制输入端子的解码器是另一个完整的数据分配器，如果将G1设为“数据”输入端子(将G2A和G2B同时设为0 )，将A2A1A0设为“地址”输入端子，则从G1到、2020/8/1、54、巴对于2020/8/1、55、BCD码以外的伪码不发生低电平信号，解码器拒绝“翻译”，因此该电路结构具有伪码拒绝功能。 另外，在2020/8/1，56、数字显示解码器

14、、数字系统中，大多数需要用人们习惯的10进制来显示运算结果，这使用了显示解码器。 2020/8/1，57，数字显示解码器，2020/8/1，58，与半导体数字代码管外形图等效电路，2020/8/1，59，内部连接方式不同，小数点，低有效，高有效，2020/8/1，60，7级显示解码器的61、当前显示解码器的BCD代码由A3A2A1A0表示，输出的7位由YaYg表示，输入规定了以10101111这6种状态显示的字形，规定：2020/8/1，62，2020/8/1，63，7448的逻辑功能：(1) 在LT=1、BI/RBO=1的情况下，输入将十进制l15的二进制代码(00011111 )解码，并生成对应的7段显示代码。 取消零。 LT=1，输入0的二进制码0000时，仅在RBI=1时产生0的7段显示码，此时如果输入RBI=0，则解码器的ag输出全部为0，显示器全部熄灭。 因此，RBI被称为零钳位输入端子。 试灯。 在LT=0时，与输入无关，ag输出全部为1，数字