数字钟课程设计(1)

1、 电子技术课程设计 姓名：吴亚雄 专业：自动化1403 学号：314207010327 2016年 06月 起止日期：2016.06.20-2016.07.01欢迎下载设计题目：数字电子钟的设计设计任务： 1、用给定的数字集成电路设计制作一个数字电子钟。 2、基本功能：具有时、分、秒计时功能，用六位数码管和 LED 显示“XX：XX：XX” （最大 显示 23：59：59） 。要求： 1、 根据设计要求，确定电路的设计方案，初选电路元器件，设置参数。 2、仿真分析、测量电路的相关参数，修改、复核，使之满足设计要求，列出调试步骤。 3、综合分析计算电路参数，验证满足设计要求后，画出总结构框图和逻

2、辑电路图，简述各部分工作原理，认真完成设计报告。 引言 数字钟是一种用数字电路技术实现时、分、秒计时的装置与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的常用功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等。 因此以数字化为基础的数字钟设计，有着非常现实的意义。 摘要 数字钟是工作生活中常用的电器，它为我们生活带来了许多方便；小到人们的日常生活中的电子手表，大到车站机场等公共场所的大型

3、数显电子钟。 数字时钟是一种用数字电路技术实现秒分时的计时装置，与传统的机械钟相比，它具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因而得到了广泛的应用。数字时钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 本课程设计是要通过简单的逻辑芯片实现数字电子钟。要点在于用555芯片连接输出为一秒的多谐振荡器用于时钟的秒脉冲,用74LS190(10进制计数器)、4511(与非门芯片)等连接成60和24进制的计数器,再通过数码管显示。构成简单数字时钟主要构成部件有显示译码器74LS47、计数器74LS190、振荡器和分频器。关键字：数字钟;振荡器；555芯片 目录第1

4、章 绪论. 1.1 研究意义. 1.2现状. 1.3发展趋势.第二章 系统总体方案设计. 2.1方案一. 2.2方案二. 2.3方案选择.第三章 所选方案各部分单元电路的设计. 3.1计数器电路. 3.2显示电路. 3.3校正电路.第4章 基于Proteus的软件仿真. 4.1简介. 4.2仿真过程及结果分析.第5章 总结.参考文献.附图. 1.1原理图. 1.2仿真图. 第一章 绪论1.1 设计目的 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中

5、包括了组合逻辑电路和时序电路。 因此，我们此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法. 1.2设计内容及要求 （1） 设计指标 由晶振电路产生1HZ标准秒信号； 分、秒为0059六十进制计数器； 时为0023二十四进制计数器； 周显示从1日为七进制计数器； 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 整点具有报时功能，当时间到达整点前鸣叫五次低音（500HZ）

6、，整点时再鸣叫一次高音（1000HZ）。 （2）设计要求 熟悉集成电路的引脚安排； 掌握各芯片的逻辑功能及使用方法； 设计的数字钟以数字形式显示时、分、秒的时间，小时计时为“12翻1” ； 当电路出现走时误差时，电路具有校时功能。要求手动快校时、快校分或慢校时、 慢校分。 第二章 系统总体方案设计1.1方案一 数字电子钟的逻辑框图如图所示。它由555集成芯片构成的振荡电路、分频器、计数器、显示器和校时电路组成。555集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。原理框图：方案二： 由上图的总体结构图可知，该设计大概可以

7、分部分：秒脉冲产生部分、计数部分、显示部分、校时部分。在秒脉冲产生部分中，可以用振荡器或者555定时器予以实现，为了保证准确性，优先选用振荡器，但是由于个人技术问题，我们选用了555定时器来产生秒脉冲；在计数电路中，我们采用CD4518计数器，4518为双BCD同步加法计数器。在显示部分，我们采用CD4511芯片结合数码管来实现。最后的校时部分用四2输入与非门的CD4011芯片结合瓷片电容来完成。方案比较论证：比较可知方案二完成比较复杂，而且实现起来有难度，不如方案一简单。用我们所学的数电知识完全可以设计出方案一的数字钟。最佳选择：方案一第3章 所选各部分单元电路的设计 3.1计数器电路 时间

8、计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器可以设计为12进制计数器或者24进制计数器，我们这里根据自己的意愿设计成24进制计数器。计数器的实现用的是74LS290采用8421BCD码制。时间计数单元有时计数、分计数和秒计数等几个部分。一.秒计数器电路：秒个位计数单元为进制计数器，无需进制转换，只需将与（下降沿有效）相连即可。（下降没效）与Z秒输入信号相连，可作为向上的进位信号与十位计数单元的相连。 秒十位计数单元为进制计数器，需要进制转换。将进制计数器转换为进制计数器的

9、电路连接方法如图所示，其中可作为向上的进位信号与分个位的计数单元的相连。分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的作为向上的进位信号应与分十位计数单元的相连，分十位计数单元的作为向上的进位信 号应与时个位计数单元的相连。二分计数器电路： 分计数器电路与秒计数器电路一样，采用的都是74290的8421码制异步清零接成60进制。三时计数器电路：时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数 单元应为24进制计数器，所以在两块74LS290构成的100进制中截取24，就得在24的时候进行异步清零。 3.2显示器计数器实现了对时间的

10、累计以8421BCD码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用4511作为显示译码电路，选用4511八段共阳LED数码管作为显示单元电路。3.3校正电路当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。 第四章 基于Proteus的软件仿真4

11、.1 简介 Proteus软件是由ISIS和ARES两个软件构成。其中ISIS是一款智能电路原理图输入系统软件，可作为电子系统仿真平台，该软件编辑环境既有良好的交互式人机界面，其设计功能强大，使用方便；ARES是一款高级布线编辑软件，用于制作印制电路板（PCB）。 4.2仿真过程及结果分析 在仿真软件上进行仿真.时钟进行走动.效果见图： 第五章 总结 通过这次对数字钟的设计，让我对已经学的知识有了更进一步的理解，而且更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法；也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题： 电路有些许复杂,报时器工作不正常，刚开始秒钟走时过快，通过对振荡器中电阻的调节让时钟走的更加准确，从来而达到计时目的。 报时电路工作不正常，到达正点时无