第3章-常用微处理器介绍

1、第三章微机检测和控制系统微处理器，主要内容为： 3.1英特尔51系列和96系列单片机3.2数字信号处理器DSP 3.3嵌入式微处理器ARM 3.4现场可编程门阵列f 微机检测系统微处理器的概要特征：集成度高、体积小、功耗低、可靠性低、成本低的作用：微机控制系统的核心负责各种检测信号的采集、处理、控制指令的产生等，是3.1 Intel 51系列和96系列的在微机测量系统中，单片机是最早、最广泛采用的微处理器。 在测量系统的开发中占有重要地位。 微机测量系统中最常用的是8位和16位的单片机. 3.1.1 MCS-51系列单片机，英特尔是1980年代初开发的。 80年代中期以专利转让的形式将51内核

2、交给了很多半导体制造商，形成了与51指令系统兼容的单片机。 目前，国内市场上Atmel和飞利浦公司的51系列单片机较多，例如AT89C51、AT89LS54、P8031、P87C54等型号较多。 基本型：三总线体系结构，四十脚封装紧凑：无三总线体系结构，二十脚封装紧凑扩展：无三总线，添加许多功能部件高级型：高性能附件，MCS-51系列单片机内部结构，MCS-51 运算器(ALU) 8051具有高性能的运算器，它的执行速度高，大部分指令的执行时间为1us，乘法指令的执行时间为4us。 控制器的主要功能是基于该命令产生控制信号，并控制单片机内的各单元的操作。 8051中的控制器包括定时控制逻辑、命

3、令寄存器、振荡器等。MCS-51单片机内部结构、专用寄存器组程序计数器PC累加器a通用寄存器b程序状态语PSW堆栈指针SP数据指针DPTR、MCS-51的存储器结构、ROM地址空间片内最大8kb (芯片外RAM地址空间最大64KB芯片内RAM地址空间128字节(8051 )或256字节(8052 )、MCS-51的存储器结构、特殊功能寄存器、MCS-51的输入输出端口、输入输出端口是单片机和外部的数据四个并行I/O接口MCS-51的四个8位并行I/O接口分别标记为P0、P1、P2、P3，这四个并行端口中的每一个都有双向I/O功能。 每个I/O端口内部都有8位数据输出锁存器和8位数据输入缓冲器，

4、4个数据输出锁存器与端口号P0、P1、P2、P3同名，是特殊的功能寄存器。 一个串行I/O接口标准的通用异步串行收发器(UART )、MCS-51的输入输出端口、P0和P2两个端口除了通用I/O端口以外，作为单片机读出外部存储器时的地址线和数据线在P3端口第二功能、MCS-51的中断系统8051中，有五个中断源，包括两个外部中断、两个时序/计数器中断和一个串行中断。 3.1.2 MCS-96系列单片机，8098 :标准16位单片机，内部16位，外部8位。 80C196KB :标准的16位单片机还可以设置为标准的16位。 与51的主要差异：可以取消累加器结构，直接操作由寄存器组合和专用寄存器构成

5、的256字节的地址空间。 CPU通过专用寄存器直接控制IO。 HSI、HSO PWM、80C196KB和8098单片机端子、内部时序、96系列单片机为了正常工作，需要6-12MHz的输入时钟频率。 8098是3分频结构，80C196是2分频结构。 另外，存储器空间和MCS-96的可寻址空间是64K字节。 其中，0000H到00FFH和1FFEH到207FH为专用空间(用户也可以使用)。 此外，所有设备都被分配给用户，可以存储程序、存储数据，也可以作为外围设备的接口存储映像。 用户事先将芯片结构寄存器CCR、CCR的内容写入018H单元(芯片结构字节)，在系统复位时自动写入CCR寄存器。 I/O

6、状态和控制寄存器8098包括两个I/O控制寄存器IOC0和IOC1。 IOC0控制计时器2和高速输入线。io1控制特定管脚功能、中断源和两个HSO管脚。中断结构，8098有八种中断类型的21个中断源，计时器，系统有两个16位计时器，计时器1和计时器2。 计时器1作为实时时钟，被用于同步其他事件。 自由工作，每八个状态周期加一。 该计数器可以随时读取，但一般不能够改写，除了芯片复位以外，也没有停止计数返回到0的手段。 计时器1生成高速输入单元HSI和高速输出单元HSO的基准时间。 另外，高速输入单元、高速输入单元HSI可以将计时器1作为实时时钟，记录外部事件发生的时刻。 “快速”表示获取事件不需

7、要CPU介入。 方式选择位事件定义00 8个正跳为一个事件01个正跳为一个事件10个负跳为一个事件11个跳(正和负)为一个事件，高速输出单元、高速输出单元HSO的功能触发作为预定定时的事件在这些事件中，模拟接口、MCS-96单片机可以通过启动A/D转换使计时器2复位的4个软件计时器标志来改变6条输出线(HSO.0-HSO.5 )上的电平信号。 通过四路输入的10位A/D转换器接收模拟信号。 脉冲宽度调制输出和HSO单元负责提供数字信号，经过滤波后，作为模拟输出使用。 串行端口、96单片机的串行端口有三种异步方式和同步方式。 异步者是全双工方式，收发可以同时进行。 由于接收机是双缓冲器，所以在读

8、取第一字节之前开始第二字节的接收过程。 监视计时器和监视计时器WDT是释放软件故障的有利手段。 一旦启动，它的值会在每个状态周期增加1。 因此，如果不立即清零，则在64K的状态周期后溢出，导致芯片硬件的复位。 另外，复位和停电保护可以在电源处于正常范围振荡器稳定之后，通过在RESET端子保持至少两个状态周期的低电平来复位系统。 RESET引脚电压上升时，系统执行10状态周期的内部复位顺序。 在该时段中，芯片配置字节CCR从2018H小区读出，并进一步写入芯片CCR寄存器。 通电复位可以通过电容器、单一稳定或其他方式实现，复位电平对96系列单片机有效，3.2数字信号处理器DSP、数字信号处理器(

9、DSP )。 实时性、计算精度浮点运算能力特殊硬件结构特殊框架特别适合数字信号处理和数字图像处理等应用。 3.2.1 DSP的特殊功能和特征、数字处理能力“积和”运算专用硬件实现16位或32位的乘法和乘法的累积运算。 乘法在一个循环内完成，结果自动相加。 3.2.1 DSP的特殊功能和特征，高速数据访问的数据存储速度是限制微处理器的实际运算效率的主要瓶颈之一，哈佛结构、冯诺伊曼结构、哈佛结构、3.2.1 DSP的特殊功能和特征特殊地址模式地址、位反转地址、3.2.1 DSP特殊功能和特征，RISC指令集计算机RISC) DSP设备的设计是RISC的设计思想指令长度一定，执行周期一致，大量采用通

10、用寄存器，参考3.2.1 DSP的特殊功能和特征并行运算是可同时执行多个指令TMS320C6745的最高时钟频率为456MHz的，其最高运算速度为3648MIPS TMS320C6745，可以在每次取指令时读取8个字长度的命令3.2.1同时计算DSP的特殊功能和特征，命令的最低有效位被称为p位，并确定命令是否能够与其他命令并行执行。P=1表示该指令和下一个指令同时执行P=0表示该指令不能与下一个指令同时执行完全串行，3.2.1 DSP特殊功能和特征，并行处理完全并行部分并行，3.2.1 DSP特殊功能和特征，硬件循环很重要DSP装置仅通过引入若干硬件来实施指令循环且设置相关参数，就可以在无需软

11、件控制的情况下高效地自动循环执行一个或一个指令。 3.2.2 DSP内部结构，TMS320C6742内部结构DSP子系统控制JTAG接口芯片上的设备SCR，3.2.2 DSP内部结构，TMS320C674x CPU结构，3.3嵌入式微处理器ARM，ARM是高级缩小指令集ARM处理器具有小型、低成本、低功耗、执行效率等特点。 chipless生产模式不是由ARM公司自己设计生产芯片，而是将高效的IP(Intellectual Property)Core作为产品设计并提供给认可的半导体制造企业。 3.3嵌入式微处理器ARM、典型产品NXP的基于ARM7的LPC2200、LPC2300等系列包括功耗

12、低、封装小型、丰富的片上外围设备和GPIO。 特别适用于工业控制领域的TI公司将业界领先的DSP核心和ARM核心整合到一个芯片中，推出了OMAP系列处理器，在移动通信终端设备制造商中很受欢迎的FPGA制造商也与ARM公司合作，推出了具有ARM硬件核心的FPGA产品，FPGA产品3.3.1 RICS架构、复杂的指令集计算机(CISC )架构Intel x86平台指令复杂，许多指令长度不统一的内部结构非常复杂，体积、功耗、成本等高，执行效率低， 3.3.1 RICS架构指令集计算机(redectdectrodectiveinstructionsetcomputer， RICS )指令格式统一、操作

13、码的长度、位置固定的所有指令的执行时间相匹配，使得流水线能够使用大量的通用寄存器，运算器可以直接操作每个寄存器的数据，并可以将结果存储在哪个寄存器中的简单寻址RISC是CISC 、3.3.2 ARM处理器系列、3.3.3 ARM7体系结构、ARM7TDMI基本体系结构、3.3.3 ARM7体系结构、管线三次管线、3.3.3 ARM7体系结构、ARM7运行状态arm 3.3.3 ARM7架构、ARM7寄存器、3.3.3 ARM7架构通用寄存器处理器，每个模式有16个通用寄存器R0R15未包寄存器R0R7包寄存器R8R14程序计数器R1 程序寄存器R15是程序计数器(PC )，ARM采用流水线结构

14、，因此，PC保持的不是当前执行命令的地址，而是当前命令后的第二个命令的地址。3.3.3 ARM7架构、链接寄存器R14被称为链接寄存器(LR )，在一种工作模式中，对应于此模式的R14被用于保存子程序的返回地址。 发生异常时，对应的异常模式R14将保存异常发生前的程序指令地址、3.3.3 ARM7体系结构、程序状态寄存器n标志位。 在N=1情况下为负数，在N=0的情况下为正或0的z运算结果为0的情况下，Z=1，除此以外的情况下，Z=0； c进位标志v溢出标志，I、f是禁止中断位，如果设定I=1，则禁止IRQ中断，如果设定F=1，则禁止FIQ中断，禁止中断位只能在特权模式下修正。 另外，3.3.

15、3 ARM7架构，程序状态寄存器M4:0是工作模式控制位。 如果t是工作状态标志位，且如果T=1，那么处理器当前处于Thumb状态，且如果T=0，那么处理器处于ARM状态。3.3.3 ARM7体系结构、异常处理通常是指处理器暂停执行当前程序并处理该事件的过程，因为外部或内部事件。 中断、复位等都可以称为异常。3.4现场可编程门阵列FPGA、现场可编程门阵列(FPGA )新型高密度可编程逻辑器件(PLD )密度高、速度快、重复但是，FPGA设计需要开发者丰富的复杂数字电路设计经验，所以很难实现复杂的功能。 3.4.1 FPGA结构、Stratix-II的内部结构、3.4.1 FPGA结构、逻辑阵列速度(LAB )、3.4.1 FPGA结构、ALM内部结构、3.4.1 FPGA结构、tri矩阵存储块是三种RAM块，即m51 真双边RAM、单边