《微电子学概论》课件-Chap09

Moore定律Moore定律1965年Intel公司的创始人之一GordonE.Moore预言集成电路产业的发展规律集成电路的集成度每三年增长四倍，特征尺寸每三年缩小

倍20032001Productionready0.13µmGatewidthSource:IntelMoore’sLaw

…ContinuestoPowertheNet200565nm200932nm200745nm70nm30nm20nm15nmRaisedSource/Drain<30nm

SiliconOxideGateHigh-kGateDielectricTerahertzTransistorStructureFullyDepleted

Channel90nm0.35µm0.25µm0.18µm199919971995.13mm50nm.20mm.35mm

1.E+91.E+81.E+71.E+61.E+51.E+41.E+3’70’74’78’82’86’90’94’98’2002芯片上的体管数目

微处理器性能

每三年翻两番Moore定律：i8080:6,000m68000:68,000PowerPC601:2,800,000PentiumPro:5,500,000i4004:2,300M6800:4,000i8086:28,000i80286:134,000m68020:190,000i80386DX:275,000m68030:273,000i80486DX:1,200,000m68040:1,170,000Pentium:3,300,000PowerPC604:3,600,000PowerPC620:6,900,000“Itanium”:15,950,000PentiumII:7,500,000集成电路技术是近50年来发展最快的技术微电子技术的进步按此比率下降，小汽车价格不到1美分

2005版ITRSMoore定律

性能价格比在过去的20年中，改进了1,000,000倍在今后的20年中，还将改进1,000,000倍很可能还将持续40年

信息技术发展的三大规律摩尔定律即电子定律：集成电路的集成度每18个月翻一番；超摩尔定律即光子定律：光纤传输的数据总量每9个月翻一番；迈特卡夫定律：网络的价值以联网设备数的平方关系成正比按比例缩小(Scaling-down)定律等比例缩小(Scaling-down)定律1974年由Dennard基本指导思想是：保持MOS器件内部电场不变：恒定电场规律，简称CE律等比例缩小器件的纵向、横向尺寸，以增加跨导和减少负载电容，提高集成电路的性能电源电压也要缩小相同的倍数漏源电流方程：由于VDS、(VGS-VTH)、W、L、tox均缩小了

倍，Cox增大了

倍，因此，IDS缩小

倍。门延迟时间tpd为：其中VDS、IDS、CL均缩小了

倍，所以tpd也缩小了

倍。标志集成电路性能的功耗延迟积PW

tpd则缩小了

3倍。恒定电场定律的问题阈值电压不可能缩的太小源漏耗尽区宽度不可能按比例缩小电源电压标准的改变会带来很大的不便恒定电压等比例缩小规律(简称CV律)保持电源电压Vds和阈值电压Vth不变，对其它参数进行等比例缩小按CV律缩小后对电路性能的提高远不如CE律，而且采用CV律会使沟道内的电场大大增强CV律一般只适用于沟道长度大于1

m的器件，它不适用于沟道长度较短的器件。准恒定电场等比例缩小规则，缩写为QCE律CE律和CV律的折中，实际采用的最多随着器件尺寸的进一步缩小，强电场、高功耗以及功耗密度等引起的各种问题限制了按CV律进一步缩小的规则，电源电压必须降低。同时又为了不使阈值电压太低而影响电路的性能，实际上电源电压降低的比例通常小于器件尺寸的缩小比例器件尺寸将缩小

倍，而电源电压则只变为原来的

/

倍微电子技术的

三个发展方向硅微电子技术的三个主要发展方向特征尺寸继续等比例缩小集成电路(IC)将发展成为系统芯片(SOC)微电子技术与其它领域相结合将产生新的产业和新的学科，例如MEMS、DNA芯片等微电子技术的三个发展方向第一个关键技术层次：微细加工目前90nm已开始进入大生产65nm大生产技术也已经完成开发，具备大生产的条件当然仍有许多开发与研究工作要做，例如IP模块的开发，为EDA服务的器件模型模拟开发以及基于上述加工工艺的产品开发等在65nm以后的技术代，最关键的加工工艺—光刻技术还是一个大问题，尚未解决微电子器件的特征尺寸继续缩小邻近效应校正(ProximityEffectCorrection,OPC)；移相掩膜(PhaseShiftMask,PSM)技术第二个关键技术：互连技术铜互连已在180/130nm技术代中使用；但是在65nm以后，铜互连与低介电常数绝缘材料共同使用时的可靠性问题还有待研究开发微电子器件的特征尺寸继续缩小互连技术与器件特征尺寸的缩小（资料来源：SolidstateTechnologyOct.,1998）22纳米逻辑器件研究：先进互连技术后端工艺：先进互连技术前端工艺：CMOS器件技术130nm200190nm200365nm200545nm2007先进互连技术的发展趋势与挑战互连技术的核心问题是延迟、串扰和性能下降等。互连发展的基本要求是，随着器件的不断微缩化，达到芯片高速传输的性能要求。互连的RC延迟问题RC延迟：

随着特征尺寸下降，互连长度急剧增加：11层金属，总长数十公里。1mm长金属互连的RC延迟：65纳米节点(2007)，111ps，相应于晶体管本征延迟的6倍；32纳米节点(2013)，970ps，相应于晶体管本征延迟的30倍。互连的主要技术挑战满足以下要求的新互连材料和工艺高电导率金属连线；低介电常数的金属层间绝缘介质材料；工艺集成和材料表征手段。全局布线布局尺寸微缩的拓展性：传统的尺寸微缩方案已不能满足电路要求材料的革新/创新；加速设计和封装的策略研究；非常规的互连理念和方案。互连可靠性：侦测、测试、仿真及机理研究以达

到控制由于新材料和机构的应用所产生的失效局域互连的主要技术瓶颈Yearofproduction20052007201020132016M1halfpitch(nm)9065453222Totallength(m/cm2)10191439200025003125Eff.Curesistivity(

cm)2.532.733.103.524.2Barrierthickness(nm)7.35.23.32.41.7ILDbulkdielectricconst.

2.7

2.4

2.2

2.0

1.8Intermediatewiringpitch(nm)2001401048064InterconnectRCdelay(ps)for1mmintermed.Cuwire355682141324363504(2005EditionofInt’l.TechnologyRoadmapforSemiconductors)为了补偿铜线电阻率的增加，扩散阻挡层厚度必需大幅度减小可制造的工艺解决方案：正在优化中可制造的工艺解决方案：已知可制造的工艺解决方案：未知全局互连的延迟运用并行系统架构来减少长距离互连Intel的8核CPU全局连线：基本不随器件尺寸缩小而缩短，RC延迟增加显著。局部连线：随器件尺寸缩小而缩短，RC延迟增加较缓；三维架构垂直集成三维SOC集成三维SOC集成（MorethanMoore）功能：逻辑、存储器、RF、MEMS器件、光电等。

异质工艺：CMOS、SiGeRF、BiCMOS、Bipolar、高频GaAs、

以及MEMS工艺等。

第三个关键技术新型器件结构新型材料体系高K介质金属栅电极低K介质SOI材料微电子器件的特征尺寸继续缩小CMOS技术延伸的可能解决方案新材料新结构新工艺22纳米CMOS器件对新材料、新结构的需要IC技术对材料的需要

新材料、新器件结构需要平面MOS器件3维MOS器件新型器件结构：为什么需要新型器件结构？当器件栅长LG不断缩短时,必须要控制漏电流漏电往往发生在远离栅极的体内

把这个“体”去掉!SGDDrainSourceGateLg超薄体(UTB)MOSFETBuriedOxideSourceDrainGateSubstrate“Silicon-on-Insulator”(SOI)Wafer新型器件结构：

超薄体MOSFET漏电流可以通过使用薄体有效地得以控制（TSi<LG）超薄体Ultra-ThinBody(UTB)BuriedOxideSubstrateSourceDrainGateTSiLG双栅器件结构有望实现进一步微缩化（至LG<10nm）双栅Double-Gate(DG)GateSourceDrainGateTSi未来纳米CMOSFET的潜在解决方案Φ<14nmΦ<10nmAB金属栅极纳米线沟道金属源极金属漏极高k栅介质侧墙侧墙ABLG<10nmd<14nmd<10nm金属栅金属栅纳米线

传统的栅结构

重掺杂多晶硅SiO2

硅化物

经验关系:L

ToxXj1/3栅介质的限制随着tgate

的缩小，栅泄漏电流呈指数性增长超薄栅氧化层栅氧化层的势垒GSD直接隧穿的泄漏电流栅氧化层厚度小于3nm后tgate大量的晶体管

限制：tgate~3to2nm栅介质的限制栅介质的限制

等效栅介质层的总厚度：

Tox>1nm+t栅介质层

Tox

t多晶硅耗尽

t栅介质层

t量子效应++

由多晶硅耗尽效应引起的等效厚度:t多晶硅耗尽

0.5nm

由量子效应引起的等效厚度:t量子效应

0.5nm

～

～

限制：等效栅介质层的总厚度无法小于1nm随着器件缩小致亚50纳米寻求介电常数大的高K材料来替代SiO2SiO2无法适应亚50纳米器件的要求栅介质的限制SiO2（

＝3.9）SiO2/Si界面硅基集成电路发展的基石得以使微电子产业高速和持续发展SOI(Silicon-On-Insulator:

绝缘衬底上的硅)技术SOI技术：优点完全实现了介质隔离,彻底消除了体硅CMOS集成电路中的寄生闩锁效应速度高集成密度高工艺简单减小了热载流子效应短沟道效应小,特别适合于小尺寸器件体效应小、寄生电容小，特别适合于低压器件SOI材料价格高衬底浮置表层硅膜质量及其界面质量SOI技术：缺点隧穿效应SiO2的性质栅介质层Tox<1纳米量子隧穿模型高K介质?杂质涨落器件沟道区中的杂质数仅为百的量级统计规律新型栅结构?电子输运的渡越时间～碰撞时间介观物理的输运理论?沟道长度L<50纳米L源漏栅Toxp型硅n+n+多晶硅NMOSFET

栅介质层新一代小尺寸器件问题带间隧穿反型层的量子化效应电源电压1V时，栅介质层中电场约为5MV/cm，硅中电场约1MV/cm考虑量子化效应的器件模型?…...可靠性0.1

mSub0.1

m2030年后，半导体加工技术走向成熟，类似于现在汽车工业和航空工业的情况诞生基于新原理的器件和电路Transistor-likeDevicesDeviceswitharelativelyconventionalfield-effecttransistor-likeoperation,similartotheMOSFET,butwiththechannelbeingreplacedbyCarbonnanotubesNanowiresOrganicmolecules碳纳米管晶体管及其电路示意图1mmMolecularCrossbarCircuits100mm10mm1mm100nm24681357GECAHFDBMemoryTest(Writing)VAV/2写入数据24681357GECAHFDBMemoryTest(Read)VAMemoryTest存储器R(106ohm)0100100001010000011010010110111001110110011001010110111001110100HPinvent0100100001101001010100000110111001110110011001010110111001110100Nanotechnolgy,14,462(2003)半导体纳米线组合的逻辑门

微电子技术100纳米~10纳米新型半导体器件MEMS--NEMS系统微传感器件、微执行器件从顶层向下从底层向上分子和原子级加工纳米电子器件量子电子器件微纳系统集成芯片：集成是关键

微米技术纳米技术但真正进行器件研究时，依然需要大量微电子加工手段，例如电极的制作、器件集成等微电子技术与纳电子技术正从两个不同的侧面走向统一：微纳系统芯片集成电路走向系统芯片SOCSystemOnAChip集成电路走向系统芯片IC的速度很高、功耗很小，但由于PCB板中的连线延时、噪声、可靠性以及重量等因素的限制，已无法满足性能日益提高的整机系统的要求IC设计与制造技术水平的提高，IC规模越来越大，已可以在一个芯片上集成108~109个晶体管分立元件集成电路

IC

系

统

芯

片SystemOnAChip(简称SOC)将整个系统集成在一个微电子芯片上在需求牵引和技术推动的双重作用下系统芯片(SOC)与集成电路(IC)的设计思想是不同的，它是微电子技术领域的一场革命。集成电路走向系统芯片六十年代的集成电路设计微米级工艺基于晶体管级互连主流CAD：图形编辑VddABOut八十年代的电子系统设计PEL2MEMMathBusControllerIOGraphicsPCB集成

工艺无关系统亚微米级工艺依赖工艺基于标准单元互连主流CAD:门阵列

标准单元集成电路芯片世纪之交的系统设计SYSTEM-ON-A-CHIP深亚微米、超深亚

微米级工艺基于IP复用主流CAD：软硬件协

同设计MEMORYCache/SRAMorevenDRAMProcessor

CoreDSP

ProcessorCoreGraphicsMPEGVRAMMotionEncryption/DecryptionSCSIEISAInterfaceGlueGluePCIInterfaceI/OInterfaceLANInterfaceSOC是从整个系统的角度出发，把处理机制、模型算法、芯片结构、各层次电路直至器件的设计紧密结合起来，在单个芯片上完成整个系统的功能SOC必须采用从系统行为级开始自顶向下(Top-Down)地设计SOC的优势嵌入式模拟电路的Core可以抑制噪声问题嵌入式CPUCore可以使设计者有更大的自由度降低功耗，不需要大量的输出缓冲器使DRAM和CPU之间的速度接近集成电路走向系统芯片SOC与IC组成的系统相比，由于SOC能够综合并全盘考虑整个系统的各种情况，可以在同样的工艺技术条件下实现更高性能的系统指标若采用IS方法和0.35

m工艺设计系统芯片，在相同的系统复杂度和处理速率下，能够相当于采用0.25~0.18

m工艺制作的IC所实现的同样系统的性能与采用常规IC方法设计的芯片相比，采用SOC完成同样功能所需要的晶体管数目可以有数量级的降低集成电路走向系统芯片21世纪的微电子将是SOC的时代SOC的三大支持技术软硬件协同设计：Co-DesignIP技术界面综合(InterfaceSynthesis)技术集成电路走向系统芯片软硬件Co-Design面向各种系统的功能划分理论(FunctionPartationTheory)计算机通讯压缩解压缩加密与解密集成电路走向系统芯片IP技术软IP核：SoftIP(行为描述)固IP核：FirmIP(门级描述，网单)硬IP核：HardIP(版图)通用模块CMOSDRAM数模混合：D/A、A/D深亚微米电路优化设计：在模型模拟的基础上，对速度、功耗、可靠性等进行优化设计最大工艺荣差设计：与工艺有最大的容差集成电路走向系统芯片IC与IPIC：IntegratedCircuitIP：IntellectualPropertySoC之前

核心芯片

＋

周边电路

＋PCB＝

系统板卡SoC阶段

IP核

＋gluelogic＋DSM＝SoCIC与IP

Yesterday’schipsaretoday’sreusableIPblocks，andcanbecombinedwithotherfunctions，likeVideo，Audio，Analog，andI/O，toformulatewhatwenowknowassystemonchip（SoC）。SoC—提高ASIC设计能力的途径1.58设计能力1.21工艺能力IC设计能力

与工艺能力

的

剪刀差设计能力的阶跃－EDA技术①L-E②P&R③Synth④SoCIC产业的几次分工90~00’s

设计

测试

工艺

封装

设备70’s60’s设备测试Foundry

封装80~90’s设备Foundry

封装设备系统IPIC设计的分工IC设计

分工：

系统设计IP设计半导体产业的发展Chipless

IC产业的重要分工

设计

与

制作

的分工 FablessFoundry

系统设计师介入IC设计

IP设计

与

SoC

的分工 Chipless IP的特点

复用率高

易于嵌入

实现优化

芯片面积最小

运行速度最高

功率消耗最低

工艺容差最大

InterfaceSynthesisIP+GlueLogic(胶连逻辑)面向IP综合的算法及其实现技术集成电路走向系统芯片SoC设计示意IP2IP3IP1GluelogicGluelogicGluelogicMEMS技术和DNA芯片MEMS技术和DNA芯片微电子技术与其它学科结合，诞生出一系列崭新的学科和重大的经济增长点MEMS(微机电系统)：微电子技术与机械、光学等领域结合DNA生物芯片：微电子技术与生物工程技术结合目前的MEMS与IC初期情况相似集成电路发展初期，其电路在今天看来是很简单的，应用也非常有限，以军事需求为主集成电路技术的进步，加快了计算机更新换代的速度，对中央处理器（CPU）和随机存贮器（RAM）的需求越来越大，反过来又促进了集成电路的发展。集成电路和计算机在发展中相互推动，形成了今天的双赢局面，带来了一场信息革命现阶段的微系统专用性很强，单个系统的应用范围非常有限，还没有出现类似的CPU和RAM这样量大而广的产品MEMS器件及应用汽车工业安全气囊加速计、发动机压力计、自动驾驶陀螺武器装备制导、战场侦察（化学、震动）、武器智能化生物医学疾病诊断、药物研究、微型手术仪器、植入式仪器信息和通讯光开关、波分复用器、集成化RF组件、打印喷头娱乐消费类游戏棒、虚拟现时眼镜、智能玩具大机器加工小机器，小机器加工微机器微机械用微电子加工技术X光铸模+压塑技术(LIGA)从顶层向下从底层向上分子和原子级加工国防、航空航天、生物医学、环境监控、汽车都有广泛应用。2000年有120-140亿美元市场

相关市场达1000亿美元2年后市场将迅速成长MEMS微系统MEMS系统MEMS技术和DNA芯片从广义上讲，MEMS是指集微型传感器、微型执行器、信号处理和控制电路、接口电路、通信系统以及电源于一体的微型机电系统MEMS技术是一种多学科交叉的前沿性领域，它几乎涉及到自然及工