项目九组合逻辑电路课件

项目九组合逻辑电路教学导航知识重点：1.与门、非门、或门、与非门的逻辑关系

2.逻辑代数基本公式

3.组合逻辑电路分析与设计方法

4.编码器、译码器逻辑功能知识难点：1.逻辑函数的化简

2.组合逻辑电路的设计

3.编码器、译码器应用教学导航必须掌握的理论知识：1.与门、非门、或门、与非门的表示符号；逻辑关系；逻辑函数表示式；真值表；其他基本逻辑门的表示符号和逻辑关系；常用集成逻辑单元使用知识

2.二进制计数制；逻辑代数基本公式及基本化简方法

3.组合逻辑电路分析与设计方法

4.编码器、译码器逻辑功能；数码显示器工作原理；集成编码器、译码器、显示译码器使用知识

5.加法器逻辑功能必须掌握的技能：数字集成单元的使用及电路组装的基本操作知识主要内容9.1基本逻辑关系和基本逻辑门电路9.2集成门电路9.3逻辑代数9.4组合逻辑电路的分析与设计9.5编码器9.6译码器9.1基本逻辑关系和基本逻辑门电路基本逻辑关系基本逻辑门电路基本逻辑门电路与门非门或门与非门或非门与或非门模拟电子电路与数字电子电路的主要构成元件都是三极管。但三极管工作状态不同，处理的电信号也不同。模拟信号：随时间连续变化的信号。例如：正弦波信号数字信号：不随时间连续变化模拟电子电路数字电子电路处理信号功能主要为放大作用：输入小信号，输出放大的信号，但变化方式不变对输入信号之间关系进行判断，符合条件，输出一信号，不符合条条件输出另一相反信号工作状态主要为放大状态开关状态：饱和时集射极开关闭合；截止时集射极开关断开提示！

数字信号只有两种输出状态：高电平、低电平，通常用“1”和“0”来表示。这种表示方式称为正逻辑，如用“0”表示高电平，“1”表示低电平，称为负逻辑。一般经常采用正逻辑，注意“1”和“0”只表示两种相反的状态，并没有实际数值意义。另外也由于数字电路的输入、输出信号均只有两种状态，所以数字电路采用二进制计数方式。数字电路功能是判断其输入信号是否符合条件，然后在输出端通过高、低电平显示出来，那么数字电路的输入与输出的关系为“条件”与“结果”之间的关系，这在哲学意义上就是逻辑。所以数字电路又称逻辑门电路。而根据数字电路实际功能的不同，数字电路有很多种，但基本上是由一些最基本逻辑门电路组合而成。与门1、逻辑功能：当所有输入全为高电平时，输出才为高电平，否则输出为低电平。2、逻辑函数关系式：注意：与逻辑关系式读为“与”，其逻辑运算方法基本与代数乘法相同，但Y=A·A=A，而不是A23、电路表示符号真值表是所有输入信号取值状态与输出状态的对应关系表。4、真值表ABY000010100111全1出1有0出0或门1、逻辑功能：当输入中只要有一个高电平，输出就为高电平；只有输入全为低电平时，输出才为低电平2、逻辑函数关系式：注意：与逻辑关系式读为“或”，其逻辑运算方法基本与代数乘法相同，但Y=A+A=A，而不是2A3、电路表示符号4、真值表ABY000011101111全0出0有1出1非门1、逻辑功能：输出总与输入相反。2、逻辑函数关系式：3、电路表示符号4、真值表AY0110全1出0有0出1与非门1、电路表示符号2、逻辑函数关系式或非门1、电路表示符号2、逻辑函数关系式与或非门1、电路表示符号2、逻辑函数关系式9-2集成门电路TTL集成“与非”门电路

CMOS集成门电路9.2.1.1电路结构由输入级、中间级和输出级三部分组成。输入级以多发射极晶体管V1为主，它和电阻R1一起组成输入级，完成“与”逻辑功能，其每一个发射级都相当于一只二极管的功能。中间级以普通晶体管V2为主，它和电阻R2、R3一起组成中间级，完成“倒相”功能，即从它的集电极和发射极分别输出两个信号，去驱动输出级的V3和V4工作。输出级以V3和V4为主，它们和V7、R4一起组成输出级，当V3饱和导通时，V4截止，反之，当V3截止时，V4饱和导通。9.2.1.2逻辑功能分析电路实现了“与非”逻辑功能当输入端A、B全为“1”（接近电源Ucc电压）时，V1的几个发射结都截止，集电结导通，使V2饱和导通，V2集射极间饱和压降很小，使V3处于截止状态，另外V2饱和导通的发射极电流足以使V4饱和导通，输出端Y近似为0.3V的低电平；当输入端A、B中有“0”时，V1发射结至少有一个导通，则V1基极电位为0.7V，该电压使V1集电结、V2均截止，V4也截止，V3饱和导通，输出端Y近似为3.6V高电平。9.2.1.3主要参数参数名称符号典型值参数含义输出高电平UOH≥3.2V当输入端有“0”时，在输出端得到的输出电平输出低电平UOL≤0.35V当输入端全为“1”时，在输出端得到的输出电平开门电平UON≤1.8V在额定负载条件下，使输出为“0”（V4管饱和导通，即开门）所需的最小输入高电平值关门电平UOFF≥0.8V在额定负载条件下，使输出为“1”（V4管截止，即关门）所需的最大输入低电平值扇出系数NO≥8正常工作时能驱动的同类门的数目，也叫负载能力平均延迟时间tpd≤40ns其中，tPHL表示输出电压由0跳变到1时的传输延迟时间，tPLH表示输出电压由1跳变到0时的传输延迟时间反映了电路的工作速度9.2.2.1

CMOS集成门电路功能及特点

1、电路功能常见的有CMOS“非”门、CMOS“与非”门和CMOS“或非”门，它们的逻辑功能与TTL门电路相同，因此，其逻辑符号也一样。目前，国产CMOS数字集成电路主要有两个系列：CC4000系列和高速CMOS（HCMOS）系列。

CMOS集成门电路的逻辑功能、图形符号与TTL集成门电路相同。

高速CMOS系列又称HCMOS系列。它的突出优点是平均传输延迟时间tpd低，约为普通CMOS门电路的十分之一，是一种具有发展前途的新型器件。

CC4000系列工作电压为3～18V，能和TTL数字集成电路共用电源，且连接比较方便。是当前普遍使用的一种CMOS数字集成电路。2、特点（1）CC4000系列需用的电源电压可在大约3～15V的范围内选择，但是不能超过极限值18V。（2）电源电压极性不能接反，否则将损坏CMOS集成电路。（3）多余不用的输入端不可悬空。正确的处理方法是：与门和与非门的多余输入端接电源正极；或门和或非门的多余输入端直接接地。（4）在同一数字系统中既有CMOS又有TTL集成电路时，应注意这两种不同类型电路之间逻辑电平的配合问题。9.2.2.2

CMOS传输门和模拟开关

1、CMOS传输门的电路功能CMOS传输门是一种控制信号能否通过的电子开关，具有对要传送的信号电平允许通过和禁止通过的功能。2、逻辑符号Ui/UOUO/Ui3、逻辑功能分析当控制信号=0（=1），传输门关闭，相当于开关断开；当控制信号=1（=0），传输门开通，相当于开关闭合。Uo=Ui。这种传输是双向的，所以CMOS门又称为双向开关。9-3逻辑代数数制码制逻辑代数基本公式和定律——逻辑函数化简9.3.1、数制及其相互转换

数制是进位计数方法。在人们的日常生活中，有多种进制的计数方式，如平时计数用得最多的十进制、时钟计时用到的十二进制（或二十四进制）和六十进制、在计算机电路中用的二进制等。

1.十进制（1）十进制数有0、1、2、3、4、5、6、7、8、9十个数字符号，十进制数用它们中的若干个来表示，通常将计数数码的个数称为基数，十进制的基数时10。如十进制数369用了一个3、一个6和一个9来表示，为与其他进制的数区分开，通常记为（369）10或（369）D。（2）处于不同位置的同一个数字其代表的数的大小不同，这称为该位的权，十进制数的权为以10为底的幂，幂的大小由所在的位数决定。如十进制数369中的个位上的9的大小为9×100=9，其中100为该位的权。而百位上的3的大小为3×102=300，102为该位的权。同样十位上的6实际大小为6×101=60，101为该位的权。（3）按“逢十进一”的规律计数，即低位计数到9时再加1就满10了，这时应向高位进1。如个位计数满10后应向十位进1，同时本位归0。十进制数可以有许多位，其意义和计数方法同上。2.二进制

由于人们长期以来养成的习惯，生活中用十进制数计数给我们带来了方便，但在数字电路中要表示十进制数却十分繁琐，为了方便，在数字电路中常用二进制数来计数或用二进制编码来表示电路的工作状态。（1）任意一个二进制数都可用0和1两个数字符号来表示，所以其计数的基数为2。如二进制数1000110用了3个1和4个0共7位来表示，常记为（1000110）2或（1000110）B。（2）同样，二进制数的权也是由所处位置的不同而不同，二进制数的权是以2为底的幂，幂的大小也由所在的位数决定。如二进制数1000110中的第1位（从右至左，注意不是第0位）上的1的大小为1×21=2，第2位上的1其大小为1×22=4，而第6位（最高位）的1的大小为1×26=64，此外，含0的各位乘以它相应的幂后均为0。（3）按“逢二进一”的规律计数，即低位计数到1时再加1就满2了，这时应向高位进1，同时本位归0。与十进制数一样，二进制数也可以有许多位。3.两种数制之间的相互转换（1）二进制数转换成十进制数方法：乘权相加法，即将二进制数按权展开，然后各项相加，其结果就是其对应的十进制数。如：（1000110）2＝1×26＋1×22＋1×21＝（70）10（2）十进制数转换成二进制数方法：除2取余倒排法，即将十进制数除2取余，并倒排列。具体方法就是：不断地用2去除某个十进制数，并依次记下余数，直到商为0为止，将每次整除得到的余数进行倒排列，即最先得到的余数为最低位，最后得到的余数为最高位，这样就得到与该十进制数等值的二进制数了。如：（396）10＝（）2所以，（396）10＝（110001100）2。9.3.2、码制在数字电子计算机等数字系统中，各种数据都要转换为二进制代码才能进行处理。而人们在日常生活中却习惯于使用十进制数，因此就产生了用四位二进制代码来表示一位十进制数地方法，这样得到的四位二进制代码称为二—十进制代码，简称为BCD码。1.自然二进制码自然二进制码就是用一定位的二进制数来表示十进制数，表9—6为20以内的十进制数与二进制数之间的关系。十进制数二进制数十进制数二进制数十进制数二进制数十进制数二进制数十进制数二进制数0041008100012110016100001151019100113110117100012106110101010141110181001031171111110111511111910011十进制数越大，所需的二进制数的位数就越多。反之，二进制数的位数就决定了能表示出的代码个数，如三位二进制代码最多可表示23=8个代码（或目标、对象）。2.8421BCD码由于0~9这10个十进制数码至少需要4位二进制数表示，在表示一个十进制数时，把每一位十进制数用4位二进制数表示，这种表示方法称为8421BCD码。十进制数8421BCD码十进制数8421BCD码00000501011000160110200107011130011810004010091001比如十进制数396用8421BCD码表示出来就是001110010110，即(396)10＝（001110010110）8421BCD这与前面所述的十进制数396转换成的二进制代码不同，更便于数字系统处理，因此使用较广。9.3.3、逻辑代数及逻辑函数化简

1.逻辑代数逻辑代数是研究逻辑电路的数学工具。它与普通代数类似，只不过逻辑代数的变量只有两种取值：“0”和“1”，这里的“0”和“1”仅代表两种相反的逻辑状态，并没有数量大小的含义，因而逻辑代数的运算规律也与普通代数有差别。逻辑代数的基本公式和基本定律见表9—8。

公式或定律或运算与运算基本公式

(重叠律)

(重叠律)(互补律)(互补律)(非非律)基本定律交换律结合律分配律反演律（摩根定律）吸收律冗余律

利用以下所列的基本公式和基本定律，可以将逻辑函数表达式化简，从而使逻辑电路中的门电路个数减少，降低成本，提高电路工作的可靠性。2.逻辑函数的化简进行逻辑函数的化简，一般讲就是要求得某个逻辑函数的最简“与—或”表达式，即符合“乘积项的项数最少；每个乘积项中包含的变量个数最少”这两个条件。逻辑函数的化简是分析和设计数字电路时不可缺少的步骤。常用的化简方法有公式化简法（代数法）和卡诺图化简法，本书只介绍公式化简法。公式化简法是利用基本公式和定律化简逻辑函数的方法。利用公式化简时，常采用以下几种方法。（1）并项法利用的关系，将两项合并为一项，并消去一个变量。（2）吸收法利用消去多余项。

(3)消去法利用削去多余的因子(4)配项法利用可在函数某一项中乘以，展开后消去更多的项。也可利用公式，在函数上加上多余的项，以便获得更简化的函数式。化简逻辑函数时，往往是上述方法的综合应用。9-4组合逻辑电路的分析与设计组合逻辑电路的分析据逻辑电路图写逻辑函数关系式并化简由最简逻辑函数关系式写真值表分析逻辑功呢

组合逻辑电路的设计分析逻辑功能列写真值表写逻辑函数关系式并化简画逻辑电路图9.4.1组合逻辑电路的分析

这类问题是指给出逻辑电路图，分析该电路图完成的逻辑功能。其分析步骤为：逻辑电路图列逻辑关系式化简列出真值表分析逻辑功能例9－4

分析图9—8所示组合逻辑电路的逻辑功能。解：由图，我们首先写出输出C和S的逻辑表达式

C＝ABS＝AB然后，根据表达式列出真值表，见下表。9—8例9—4的组合逻辑电路输入变量输出函数ABSC0000011010101101提示！半加器也是一种专用集成电路，其图形符号见下图。其功能是进行算数加法运算。但该电路只能进行两个二进制数的本位相加运算，没有考虑从低位来的进位。半加器逻辑符号AiBiCiSiCi+1AiBiCiSiCi+1逻辑图逻辑符号思考？下面加法器既可进行本位求和又考虑低位进位，称为全加器。你能分析出其逻辑功能吗？9.4.2组合逻辑电路的设计

给出需完成的逻辑功能，设计出逻辑电路。其步骤与上述的分析正好相反，步骤为分析逻辑功能列出真值表列逻辑关系式化简画逻辑电路图交通信号灯有红、黄、绿三盏灯，分别用字母、、表示。正常工作状态有三种组合，即绿灯亮，红、黄灯暗；绿、黄灯亮，红灯暗；红灯亮，绿、黄灯暗。当三盏灯出现其他组合情况时，就表明控制电路出现了故障。这时故障检测电路应及时发出信号，通知管理维修人员及时排除故障。解：这个电路的输入逻辑变量是三盏灯、、的亮、暗状态，规定灯亮用1表示、灯暗用0表示。电路输出是故障信号

，发生故障时是1、正常工作时是0。三个输入信号（三盏信号灯）共有八种可能的状态组合，其中三种是正常工作状态，用0表示。除此之外的五种组合就是故障状态，用1表示。例9－5要求设计一个交通信号灯故障检测电路。第一步，根据设计要求，对输入、输出逻辑变量进行分析。00010010010101101000101111011111第二步，根据以上分析，列出该逻辑问题的真值表如表9—9所示。表9—9例9－5的真值表表中第1、3、6、7、8行所示的变量组合中，只要有一种情况出现，就使输出1，这是一种或逻辑关系。而在每一行的输入变量之间，则是与逻辑关系。例如第1行，当0、0、0的条件全都具备时，才能使1。用与逻辑关系表达，就应该理解为1、1、1这三个条件全都具备时，1.所以每一乘积项组成的原则应该是：原变量为1的，就写成原变量，原变量为0的，就写成其反变量。根据上述原则，可得第三步，根据真值表，写出输出的表达式。第四步，将逻辑函数式化简。根据真值表建立的逻辑函数式如果不为最简形式，则应该用基本公式进行化简。（根据公式Ａ＋Ａ＝Ａ，在上式中填加ＲＹＧ项）

第五步，根据以上的与—或表达式可得用与门和或门组成的逻辑电路图，如图所示。图9-11例题9—5的逻辑电路图如果要求用其他特定功能的门电路组成逻辑电路，则应对逻辑式进行变换。例如要求使用与非门时，则可得逻辑电路图如图9—12所示。图9—12用与非门组成的逻辑电路图9-5编码器二进制编码器普通编码器优先编码器二---十进制编码器

编码就是用二进制代码表示特定对象的过程。其输入为被编信号，输出为二进制代码。例计算机的主键盘下面就连接了编码器，键盘的每个键可以输入像数字、字母或其他信息。但计算机不能识别这些信息，只能识别二进制码，所以必须将输入信息编成各自对应的二进制码。当你按下一个键时，编码器将该键所输入信息编成其对应的二进制代码。按输出代码种类的不同，编码器可分为二进制编码器和二—十进制编码器。引言9.5.1二进制编码器

如图所示为一个三位二进制编码器的逻辑电路图，它是用三位二进制代码对8个对象（23=8）进行编码，由于输入有8个逻辑变量，输出有3个逻辑函数，所以又称为8线—3线编码器。Y1Y0Y2I1I0I2I3I4I5I6I7根据前述的组合逻辑电路的分析方法，首先由逻辑图可以写出该编码器的输出函数表达式：

由逻辑表达式可以列出该编码器的真值表，见表。输入（8个）输出1000000000001000000001001000000100001000001100001000100000001001010000001011000000001111三位二进制编码器的真值表提示！上面编码器称为高电平有效，也可以低电平有效。即信息输入端电平为“0”，其余端为“1”。编码时，若7号位置有信息，在输出端编成“000”。思考？

上面编码器要求每次只能在一个位置有信息输入。每次只对这一信息进行编码，若是同时在几个位置输入信息怎么办？为解决上述问题，将电路设计成优先编码方式，允许同时有几个信息输入，但只对其中优先级别最高的对象进行编码。图9—148线—3线优先编码器74LS748引脚图图中，～代表8位输入，～代表3位输出。输入和输出均为低电平有效，即～或～为“0”时，表示有输入或输出信号。为了扩展功能，还增加了使能输入端、优先标志输出端和使能输出端。输入（8个对象和1个使能输入端）输出1××××××××111110×××××××0000010××××××01001010×××××011010010××××0111011010×××01111100010××011111101010×0111111110010011111111110101111111111110

8线—3线优先编码器74LS748的功能真值表

为最高优先，因为只要，不管其他输入端是0还是1，输出总对应着的编码。优先从起，最低优先是。该电路的功能为：当为低电平时允许编码工作，若输入端有多个为低电平，则只对其最高位编码，在输出端输出对应自然三位二进制代码的反码，此时，使能输出端EO为高电平，优先标志端为低电平；而当为高电平时，电路禁止编码工作。

二—十进制编码器将十进制数0～9共十个对象用BCD码来表示的电路，称为二—十进制编码器。其中最常用的二—十进制编码器之一就是8421BCD编码器，也称为10线—4线编码器。

图9—158421BCD编码器的逻辑图输入十进制数输出（8421BCD码）Y3Y2Y1Y000000000012001030011401005010160110701118100091001

8421BCD编码器的简化真值表由逻辑图或真值表可得输出各端的表达式如下：（注：这里的“+”表示相“或”）二—十进制编码器也有优先编码器，常见型号有中规模集成电路74HCT147等，其工作原理类似于前述的二进制优先编码器。9-6译码器二进制译码器二---十进制译码器显示译码器数码显示器显示译码器引言

译码器功能与编码器正好相反。是将二进制代码按其原意翻译出来，并转换成相应的输出信号。也分为二进制译码器、二—十进制译码器，另外还有一种显示译码器。9.6.1二进制译码器

最常用的二进制译码器就是中规模集成电路74LS138，它是一个3—8线译码器，其引脚图如图9—16所示。图9—163线—8线译码器74LS138引脚图输入输出（8个）（低电平有效）控制端代码输入端×1××××11111111××1×××111111110×××××1111111110000011111110100001111111011000101111101110001111110111100100111011111001011101111110011010111111100111011111113线—8线译码器74LS138的功能真值表

由引脚图和真值表可见，该译码器有3个输入端，为三位二进制代码，有8个输出端，为一组互相排斥的低电平有效的输出。当使能端E1=1，时，译码器工作，根据输入A2～A0的取值组合，使～的某一位输出为低电平。9.6.2二—十进制译码器

典型的二—十进制译码器有很多种型号，其中，中规模集成电路74HC42的引脚图如图9—17所示，图9—174线—10线译码器74HC42引脚图序号输入输出（10个）000001111111110100011111111101200101111111011300111111110111401001111101111501011111011111601101110111111701111101111111810001011111111910010111111111伪码1010111111111110111111111111110011111111111101111111