北研所新员工培训系列教程-时序逻辑及信号完整性测试

时序逻辑及信号完整性测试讲师：编号：日期：2007-05-10北研所新员工培训系列教程目录信号完整性测试基本概念和定义测试条件测试工具测试手段测试对象测试指标及测试方法测试过程注意事项信号时序逻辑测试概述测试条件测试工具测试对象及覆盖范围测试手段测试指标及测试方法测试过程注意事项信号完整性测试——基本概念和定义高速数字信号高速数字信号并不取决于其频率高低，而是取决于信号跳变时间与传输时延的比例。一般来说，上升/下降时间小于6倍信号传输延迟的信号就可视为高速信号。单板硬件信号质量测试“单板硬件信号质量测试”是在单板硬件调试完成后，对单板硬件设计质量进行全面评估的活动。测试范围包括：重要专用芯片的输入/输出信号、时钟产生与合成电路的输入参考源信号、输出时钟信号、时钟反馈信号、复位电路输入/输出信号、主备倒换信号及有关控制信号等。测试项目包括：信号上升/下降时间、电平特性参数等项目，发现诸如：反射、串扰、过冲、振铃、地弹、毛刺等问题，最后通过运用“信号完整性分析”等原理进行分析，达到消除和改进缺陷，实现单板稳定的目的。信号完整性测试——测试条件单板硬件信号质量测试启动必须满足以下条件：单板上电被测试模块开工正常；单板供电电压正常：电源波动小于±3％；单板被测试模块工作正常；单板工作在室温条件（器件在其手册规定的温度内工作）；测试者一定要保证单板的上述条件成立，以保证测试结果的重复性、准确性和有效性。信号完整性测试——测试工具信号质量测试的主要工具是示波器，高速信号的测试要选用1G带宽示波器并配有源探头。测试中注意：多个探头不能共用同一地线，多个探头本体连线之间要尽量远离，不能并排在一起，也不能绞在一起。有的测试也需要频谱仪和眼图仪。仪器的使用请参考相关的仪器使用说明。信号完整性测试——测试手段1波形测试波形测试是信号质量测试中最常用的手段，一般是使用示波器进行，主要测试波形幅度、边沿和毛刺等，通过测试波形的参数，可以看出幅度、边沿时间等是否满足器件接口电平的要求，有没有存在信号毛刺等。为能够得到准确的信号，波形测试需要遵循的一些要求：要求主机和探头一起组成的带宽要足够。基本上测试系统的带宽是测试信号带宽的3倍以上就可以了。注重细节。需要注意一下匹配。信号完整性测试——测试手段2眼图测试眼图测试是常用的测试手段，特别是对于有规范要求的接口，比如E1/T1、USB、10/100BASE-T，还有光接口等。这些标准接口信号的眼图测试，主要是用带MASK(模板)的示波器，包括通用示波器，采样示波器或者信号分析仪，这些示波器内置的时钟提取功能，可以显示眼图。对于没有MASK的示波器，可以使用外接时钟进行触发。使用眼图测试功能，需要注意测试波形的数量，通常情况下，测试波形数量不少于2000，在3000左右为适宜。信号完整性测试——测试对象原则上，测试应覆盖单板上各个功能块，对板内及板外接口电信号进行遍历测试，特别是单板硬件新版本的首次测试，以及新的应用电路的测试。按功能模块分，有如下部分：微处理器单元电路逻辑芯片（EPLD/FPGA）光器件专用芯片电源模块时钟产生与合成电路复位电路接口电路其它功能模块信号完整性测试——测试指标及测试方法1电平幅度数字逻辑电路中，逻辑高电平和逻辑低电平都有各自的电平范围，不在这两个范围内的电平值就是不稳态，也被称为半高电平。输入电平幅度不符合要求时，会造成器件功能异常或器件损坏。导致电平异常的原因主要有：输出过载，信号线冲突等。测试方法：使用示波器，调整垂直显示比例和垂直偏移，使信号波形以最大的比例完整的显示在屏幕中。且调整频率比率，使屏幕显示两到三个周期的波形即可。记录高电平和低电平时的最大值和最小值。通过准则：除了要满足对逻辑电平稳态的要求，还要注意，高电平的最大值和低电平的最小值不要超出器件所要求的电平幅值，以免损害器件。信号完整性测试——测试指标及测试方法2边沿速率（上升时间、下降时间）信号从低电平跳变为高电平所需要的时间，通常是量度上升/下降沿在10%-90%电压幅值之间的持续时间，记为Tr/Tf。危害：数据采样错误、误码、通讯不正常等。产生原因：通常是输出端接有大的容性负载，或输出是三态时充（放）电电流小等。测试方法：示波器，先计算高电平的10%和90%的幅值，再利用示波器的间隔时间测试，使位置1和位置2分别处在边沿上的高电平的10%和90%的幅值位置，再测试两个位置之间的时间值。对于有直接测试上升下降时间的示波器，可直接测试。为测试准确，要调整频率比率，使边沿的波形尽量展宽。通过准则：以器件手册要求为准，一般要求不大于3ns（10%~90%）。信号完整性测试——测试指标及测试方法3电平宽度也叫脉冲宽度，一些信号（比如复位信号等）要求电平有一定的宽度，不符合要求时，工作不可靠。在测试时钟信号和复位信号时，经常会测试这个参量。测试方法：利用示波器的间隔时间测试，使位置1和位置2分别处在边沿上的电平有效幅值位置，再测试两个位置之间的时间值。有直接测试电平脉宽功能的示波器，需要注意的是测试前确定电平有效的边界定义（一般20%、80%或10%、90%）。测试时，为测试准确，要调整频率比率，使整个被测脉冲波形尽量展宽。通过准则：以器件手册要求为准。信号完整性测试——测试指标及测试方法4边沿单调性信号的上升沿单调上升，或下降沿单调下降，在测试方法正确的情况下，信号边沿上不应出现由于反射、串扰等造成的回钩。如发生在时钟信号上，易造成逻辑混乱。边沿的回钩一般是由于反射造成的。测试方法：用示波器观察被测信号上升沿或下降沿的波形。需要注意测试点的选取。通过准则：对沿触发信号要求边沿单调；对电平触发的信号，则要结合时序，看是否有效期间为稳定电平。信号完整性测试——测试指标及测试方法5过冲（Overshoot）

指信号跳变的第一个峰值（或谷值）超过规定值--对于上升沿是指最高电压，而对于下降沿是指最低电压。这个规定指在正过冲时即为稳定高电平，负过冲时即为稳定低电平。导致原因：由集成电路切换速度过高以及信号传输路径反射引起的，在驱动器和接收器之间的多次反射会形成阻尼振荡。危害：时钟出错或数据的错误接收，集成电路内部的元件过压，甚至损坏，对其它信号造成串扰，EMC辐射发射的危害等。测试方法：通常用百分比表示，对上升沿过冲：（信号跳变的第一个峰值－信号高电平平均值）/信号高电平平均值，对上升沿过冲：（信号低电平平均值－信号跳变的第一个谷值）/信号低电平平均值。分别测试出上述各电压值，再按照上式进行计算。通过准则：以器件手册要求为准。一般要求过冲小于10%，且过冲的瞬间电压值不应超过器件最大耐压的90％。信号完整性测试——测试指标及测试方法6回冲回冲指信号跳变的下一个谷值（或峰值）。回冲产生的原因是信号线不匹配，消除的方法是加匹配电阻。幅度较高的回冲会造成误触发，或在下一级形成正负毛刺。测试方法：用示波器捕捉图形，主要测试回冲幅值大小，与过冲结合分析，看是否可能会引起误触发。通过准则：以器件手册要求为准，基本要求和过程一致。信号完整性测试——测试指标及测试方法7电源纹波纹波是电源整流后除了直流分量外的交流分量。对于模拟电路，电源的波动会耦合到输出信号上，产生纹波。对于数模混合电路，D/A或A/D转换会出现较大误差。对于数字电路，电源电压波动可能引发逻辑发生混乱。出问题主要原因是电源滤波不好或地线分布不好。测试方法：用无源探头，示波器调到交流档（有源探头无法在AC档工作）。调整示波器的测试带宽<20MHz，以虑除高频噪声。适当调整电压显示比例，以便捕获波形的最大峰峰值。通过准则：以器件手册和系统要求为准，一般要求纹波小于额定电压的5%。信号完整性测试——测试指标及测试方法8毛刺一般宽度小于系统1/2最小时钟周期的脉冲都可以看成是毛刺。危害：触发器误触发、控制信号控制错误等问题。产生毛刺的因素很多，比如逻辑冒险，串扰、地线反弹等。测试方法：利用示波器的毛刺触发（Glitch）功能，选择示波器的毛刺触发方式，然后根据需要选择毛刺的极性和宽度（Polarity&Width）。捕捉低电平或高电平上的毛刺，看其幅度是否超标。通过准则：不能引起误触发，低电平上产生的毛刺高度不能超过输入高电平的最小值。高电平上的毛刺高度加上高电平值不能超过器件允许最大输入电压的90％。信号完整性测试——测试指标及测试方法9串扰串扰（Cross-talk）是没有电气连接的信号线之间的感应电压和感应电流导致的电磁耦合。印刷电路板层的参数、信号线间距、驱动端和接收端的电气特性及信号线端接方式都对串扰有一定的影响。一般表现为被串扰的信号上出现与干扰源同步的高频的噪声毛刺，严重时造成电路误动作。测试方法：为确定毛刺为串扰并查出串扰的干扰源，使用双踪或多踪示波器，使用示波器的两个通道，用CH1固定在有毛刺的信号上（为便于观察，最好使被测信号保持恒“0”），CH2在其附近的信号线上依此观察，直到发现有信号跳变沿与第一通道信号毛刺位置对齐时，确定此信号为串扰源。串扰源一般为并行数据信号线，地址信号线和时钟信号线。通过准则：不能引起误触发，由串扰引起的在低电平上的毛刺高度不能超过输入高电平的最小值。高电平上的毛刺高度加上高电平值不能超过器件允许最大输入电压的90％。信号完整性测试——测试指标及测试方法10地线噪声发现信号低电平毛刺较高时，一般是由于地线噪声和串扰造成。为进一步查明毛刺产生的原因，需要进一步检查地线噪声和串扰的干扰源。测试方法：使用差分探头，探头的一端连在信号输入端器件的地上，探头的另一端接在信号输出器件的地上。探头的保护地连接在单板其余的地线上。在信号输出器件有高频信号送入信号输入器件的同时，信号输入器件亦会有高频电流从地层流至信号输入器件，如果两者之间的地层未铺好，地线感抗大，会导致地扰的产生。以TTL电平信号为例，示波器放在InstaVu方式，时间刻度放在M200ns档位，幅度刻度放在2.00V位置，触发放在50%位置。读出最大值作为地线噪声的大小。通过准则：不能引起误触发，由地线噪声引起的毛刺高度不能超过输入高电平的最小值。信号完整性测试——测试过程确认被测信号及指标要求搭建环境，定测试点对各被测信号进行测试记录测试数据，进行结果分析不能单纯参照指标对过冲的评断要结合信号的有效期间考虑是否是器件问题信号完整性测试——注意事项单板业务需要满负荷信号的驱动能力单板的配置单板的位置工作状态的改变主备倒换测试信号时序逻辑测试——概述随着器件工艺水平不断提高，数字系统工作频率越来越高，对时序关系要求也越来越严格。当器件输入信号时序关系不能很好地满足器件要求时，器件不能可靠工作。如果输入信号时序关系处于临界的状态，在一定环境温度下器件不能稳定工作；如果总线信号的控制时序关系配合不当，可能发生总线冲突。为了保证单板稳定工作，有必要对板内信号时序进行测试，验证信号实际时序关系是否可靠，是否满足器件和设计要求；分析设计裕度大小，评价单板工作可靠性。此外，结合器件参数，得到器件在极限条件下的相位关系，保证单板平稳、可靠工作。信号时序逻辑测试——测试条件信号时序测试启动必须满足以下条件，以保证测试数据的重复性和准确性：单板上电被测试模块开工正常；单板供电电压正常：电源波动小于±3％；单板被测试模块功能正常；单板工作在室温环境（单板器件在其手册规定温度范围内工作）。信号时序逻辑测试——测试工具信号时序测试的主要工具是多踪示波器。要求示波器测试带宽应是被测信号频率的3倍以上。高速信号的测试要选用1G带宽示波器并配有源探头。一般，通常大于10M的或者上升沿时间小于4ns的都可以说是高速信号了。高速信号的判断准则还需按术语定义中所描述的去判断。测试中注意：多个探头不能共用同一地线，多个探头本体连线之间要保持一定的距离，不能并排在一起，也不能绞在一起。信号时序逻辑测试——测试对象及覆盖范围CPU和外围存储器的接口时序CPU提供的通讯口时序CPU和逻辑芯片的接口时序多处理器之间的接口时序逻辑芯片的其他接口时序主从时钟间时序器件的上电顺序光器件的控制时序专用芯片和外围器件的接口时序信号时序逻辑测试——测试手段测试时序通常需要多通道的示波器和多个探头，示波器的逻辑触发或者码型和状态触发功能，对于快速捕获到需要的波形，很有帮助。多个探头在实际操作中，既要拿探头，又要操作示波器，一般需要两个测试人员协作完成。逻辑分析仪用做时序测试并不多，因为它主要作用是分析码型，也就是分析信号线上跑的是什么码，和代码联系在一起，可以分析是哪些指令或者数据。在对于要求不高的情况下，可以用它来测试。信号时序逻辑测试——测试指标及测试方法1测试指标现在电路的时序关系越来越复杂，且各器件的时序指标要求也不尽相同。进行信号时序测试时，应先从被测器件的器件资料或者相关的协议中，找到被测信号的时序图和相应的ACCharacteristics。一