电工电子技术 课件 15. 多谐振荡器和计数器的制作

多谐振荡器和计数器的制作15多谐振荡器触发器计数器项目简介（Intruction）节日里各式各样的霓虹彩灯赏心悦目，装点气氛，那么这些彩灯都是怎么工作的？我们能否设计出自己喜欢的彩灯？本项目可以给大家打开一个全新的思路，从而设计出好看的彩灯。项目简介（

Instruction）振荡电路8进制计数器译码器发光二极管8路发光二极管循环点亮电路原理框图驱动电路74LS138工作任务（task）要循环点亮8路发光二极管，需要一个8进制计数器做驱动，计数器的CP脉冲可以由555定时器构成的多谐振荡器提供，在面包板上安装和调试该电路，并学习555定时器和触发器的相关知识。一、多谐振荡器1.555定时器的结构和工作原理电阻分压器电压比较器基本RS触发器输出缓冲反相器集电极开路输出三极管控制电压阈值输入触发输入DISVC1放电端VC2一、多谐振荡器VC1VC2低电平有效的复位输入端正常工作时，处于高电平输出为0时，VT导通，输出为1时，VT截止。用于提高电路的负载能力。U＋＞U－时，

输出高电平，反之则输出低电平。1.555定时器的结构和工作原理一、多谐振荡器当TH＞2/3VCC，

TR＞1/3VCC时，R=0、S=1，T导通，u0=0VC1VC2当TH＜2/3VCC，

TR＜1/3VCC时，R=1、S=0，T截止，u0=1当TH＜2/3VCC，

TR＞1/3VCC时，R=1、S=1，u0保持由上可得如下口诀：大于、大于、出0；小于、小于、出1；小于、大于、保持1.555定时器的结构和工作原理一、多谐振荡器555定时器的功能表TH称为高触发端；TR称为低触发端。1.555定时器的结构和工作原理接通电源，VCC经R1、R2对电容C充电，当uc=2/3VCC时，uo翻转为低电平。同时，T饱和导通，C经R2对DIS端放电。电路进入第一暂稳态。在电容C放电过程中，uc随之下降。当下降到1/3VCC时，输出uo由低电平翻转到高电平，放电管T截止，电路进入第二暂稳态。第二暂稳态，T截止,VCC又经R1、R2对C充电。当uc充到2/3VCC时，输出由高电平翻转到低电平，电路返回到第一暂稳态。此后电路交替进行充、放电，使两个暂稳态相互交替，从而输出周期性的矩形脉冲。2.555定时器构成的多谐振荡器一、多谐振荡器2.555定时器构成的多谐振荡器一、多谐振荡器电容C充电τ充=(R1+R2)C电容C放电τ放=R2C振荡周期为：T≈0.7(R1+2R2)C占空比为：

2.555定时器构成的多谐振荡器一、多谐振荡器【例】图示电路是用555定时器构成的电子双音门铃电路，试分析其工作原理。

一、多谐振荡器解：555定时器构成了一个多谐振荡器。

当按钮SB按下时，+VCC经VD2向C3充电，P点电位迅速充至+VCC，复位解除；+VCC经VD1、R1、R2向C充电，充电时间常数为(R1+R2)C，放电时间常数为R2C，多谐振荡器产生高频振荡，扬声器发出高音。

当按钮SB松开时，电容C3储存的电荷经R4放电要维持一段时间，在P点电位降至复位电平之前，电路将继续维持振荡。此时+VCC经R3、R1、R2向C充电，充电时间常数增加为(R3+R1+R2)C，放电时间常数仍为R2C，多谐振荡器产生低频振荡，扬声器发出低音。

当电容C3持续放电，使P点电位降至555的复位电平以下时，多谐振荡器停止振荡，扬声器停止发声。

调节相关参数，可以改变高、低音发声频率以及低音维持时间。1.触发器概述二、触发器触发器的基本特点（1）能够自行保持两个稳定状态：1态或0态；（2）在不同输入信号作用下，触发器可以置成1态或0态。触发器的现态和次态现态Qn——触发器接收输入信号之前的状态次态Qn+1——触发器接收输入信号之后的状态现态Qn和次态Qn+1的逻辑关系是研究触发器工作原理的基本问题。2.基本RS触发器二、触发器信号输入端低电平有效用两个与非门交叉连接构成电路组成逻辑符号有两个输出端，一个无小圆圈，为Q端，一个有小圆圈，为Q端。两个互补的输出端1状态：Q＝1、Q

＝00状态：Q＝0、Q

＝1dddd2.基本RS触发器二、触发器1001设触发器原态为“1”态。翻转为“0”态SD=1，RD=01010QQ.D1&.&D2SDRD(1)2.基本RS触发器二、触发器

16设原态为“0”态1001110触发器保持0态不变复位端0结论:不论触发器原来为何种状态，当SD=1，

RD=0时，将使触发器置0，或称为复位。QQD1&&D2SDRD2.基本RS触发器二、触发器01设原态为“0”态011100翻转为“1”态SD=0，RD=1QQ.D1&.&D2SDRD(2)设原态为“1”态0110001触发器保持1态不变置位端1结论:不论触发器原来为何种状态，当SD=0，

RD=1时，将使触发器置1，或称为置位。QQ.D1&.&D2SDRD2.基本RS触发器二、触发器2.基本RS触发器二、触发器11设原态为“0”态010011保持为“0”态SD=1，RD=1QQ.D1&.&D2SDRD(3)2.基本RS触发器二、触发器设原态为“1”态1110001触发器保持1态不变1当SD=1，

RD=1时，触发器保持原来的状态，

即具有保持、记忆功能。QQ.D1&.&D2SDRD2.基本RS触发器二、触发器110011111110触发器为“0”态触发器置“1”态

当信号SD=RD=0同时变为1时，由于与非门的翻转时间不可能完全相同，触发器状态可能是“1”态，也可能是“0”态，不能根据输入信号确定。QQ.D1&.&D2SDRD10若先翻转

(4)当SD=0，RD=0时若先翻转SDRDQn+1100置0011置111Qn保持00同时变1后不确定功能

与非门组成的基本RS触发器简化特性表2.基本RS触发器二、触发器（1）特性表：将触发器的次态与触发信号和现态之间的关系列成的表格2.基本RS触发器二、触发器（2）特性方程：触发器次态Qn+1与输入及现态Qn之间的逻辑关系式

SdQn000111100×0011×011Rd次态Qn+1的卡诺图SdRdQn2.基本RS触发器二、触发器（3）时序图：反映触发器输入信号取值和状态之间对应关系的图形

24RSQQ置1置0置1置1置1保持不允许不定3.集成触发器二、触发器维持-阻塞D触发器：上升沿触发上升沿CP由0跳变到1下降沿CP由1跳变到0高电平、CP＝1低电平、CP＝03.集成触发器二、触发器3.集成触发器二、触发器边沿D触发器特性表CP功能↑↑000100置0↑↑110111置1边沿D触发器特性方程(CP上升沿到来时有效)3.集成触发器二、触发器74LS74为双上升沿D触发器，

和

为直接置0端和直接置1端，低电平有效。3.集成触发器二、触发器CP

功能××0110××01异步置0异步置1↑↑11110101置0置1011111××QnQn保持74LS74特性表3.集成触发器二、触发器CC4013为双上升沿D触发器，RD和

SD为直接置0端和直接置1端，高电平有效。3.集成触发器二、触发器(CP下降沿到来时刻有效)边沿JK触发器：3.集成触发器二、触发器边沿JK触发器：(CP上升沿到来时刻有效)图3-21例3-3图3.集成触发器二、触发器3.集成触发器二、触发器3.集成触发器二、触发器三、计数器1.异步计数器一般由接成Tˊ型(计数型)触发器连接而成。JK触发器构成的八进制加法计数器电路特点：下降沿触发器构成二进制加法计数器，每个触发器接成Tˊ触发器的功能。计数脉冲CP

加至最低位触发器的时钟端，低位触发器的Q

端依次接到相邻高位触发器的时钟端。三、计数器1.异步计数器三、计数器1.异步计数器

3位二进制加法计数器的状态转换表计数脉冲

CP序号

计数器状态进位COQ2

Q1

Q0

0123456780

0

00

0

10

1

00

1

11

0

01

0

11

1

01110

0

0000000010三、计数器2.集成计数器的应用74LS160~74LS163是一组可预置数的同步计数器，在计数脉冲上升沿作用下进行加法计数，74LS161和74LS163是4位二进制加法计数器，74LS160和74LS162是十进制加法计数器。2.集成计数器的应用三、计数器2.集成计数器的应用三、计数器74LS192和74LS193为可预置数同步加/减可逆计数器，它们的逻辑符号和引脚排列完全相同，如图所示。其中74LS193是4位二进制计数器，74LS192是8421BCD码十进制计数器。2.集成计数器的应用三、计数器3.利用集成计数器获得N进制计数器三、计数器利用集成计数器的清零端

或置数控制端

可获得N进制计数器。图4-30所示是用反馈清零法构成的十二进制计数器，图所示是用反馈置数法构成的十三进制计数器。3.利用集成计数器获得N进制计数器三、计数器【例】试用集成同步4位二进制计数器74LS163的清零端构成七进制计数器。解：74LS163是采用同步清零方式的集成计数器，故构成七进制计数器时，其归零状态为S6=0110，则