数字逻辑与系统设计 课件 第6章 典型逻辑电路

第6章典型逻辑电路6.1分频6.2序列发生6.3序列检测6.4交通信号灯控制6.5数码管动态显示6.6键盘扫描6.7串行并行转换6.8串行数据传输

6.1分

频

每

M

个输入时钟内，输出波形只能由一段高电平和一段低电平构成。高低电平长度之比称为占空比，占空比最大为(M-1):1，最小为1:(M-1)。假定占空比为k:m，则在

M个输入时钟内要求连续输出

K=kM/(k+m)个高电平，其他时钟输出低电平，如图6-1所示。

图6-1分频器的工作波形

为了避免竞争与冒险，采用触发器来锁存输出。具有输出锁存的

M

分频器状态转移如图6-2(a)和图6-2(b)所示，计数状态为1~K

时Z

为1，其他状态时Z

为0。分频器电路采用如图6-2(c)所示的逻辑符号来图示。

图6-2输出锁存的

M

分频器

【例6.1.1】

设计占空比为2:1的六分频器。

解

分频器共有6个状态，即0~5。占空比为2:1，即4个状态输出高电平，2个状态输出低电平。其状态图及状态表如图6-3所示。图6-3例6.1.1电路的状态图和状态表

假定时钟信号为CP(上升沿有效)，一位输出信号为Z，3位内部状态为

Q2Q1Q0。当状态Q2Q1Q0

为0~3时，Z

为高电平；当状态Q2Q1Q0为4和5时，Z

为低电平。

功能仿真波形如图6-4所示。图6-4例6.1.1电路的工作波形

6.2序列发生

序列信号发生器是重复产生一定长度的循环序列的电路，输出序列由n

位二进制码重复构成，n为序列长度。图6-5是二进制序列(Z0Z1…Zn-1)的信号发生器的状态图和波形图，其中Zi=0或1。每n

个时钟周期，电路输出端将重复这n

位二进制序列信号。

图6-5二进制序列的信号发生器

【例6.2.1】

设计产生1101000101序列码的计数型序列信号发生器，给出HDL代码。

解

根据计数状态和输出序列的对应关系画出如图6-6所示的状态转移图和状态转移表。图6-6例6.2.1电路的状态图和状态表

功能仿真波形如图6-7所示。图6-7例6.2.1电路功能仿真波形

【例6.2.2】

设计一个能同时产生两组序列码的双序列

码

产

生

器，要

求

两

组

代

码

分

别

是：Z1=1101，Z2=01011。给出逻辑电路的HDL代码。

解

序列码Z1

长度为4，序列码Z2长度为5，状态如图6-8所示。图6-8例6.2.2电路Z1

和Z2

的状态图

采用统一的计数器来同时产生这两个序列，计数器模值取两者长度的最小公倍数M=20，状态值从0~19。根据序列产生规律可得如图6-9所示的状态转移图。

对于序列码Z1

来说，输出为0的状态分别为2、6、10、14、18；对于序列码Z2

来说，输出为0的状态分别为0、2、5、7、10、12、15、17。

图6-9例6.2.2电路的状态转移

逻辑电路的工作波形如图6-10所示。图6-10例6.2.2电路的工作波形

6.3序列检测

序列检测是指对输入的序列信号进行检测。当电路输入序列与指定序列一致时，检测输出有效，否则，检测输出无效。序列检测的实现方法主要有两类：

(1)根据序列检测的要求建立状态图，在规定的状态时输出检测结果。

(2)将需要检测的序列信号送入移位寄存器，再用组合电路进行判断，如图6-11所示。

图6-11移位比较型序列检测的结构框图

【例6.3.1】

设计一个序列检测器，该检测器有一串行输入X、一个输出Z，当检测到0100111时，输出为1。

解(1)采用状态图分析法。

原始状态图如图6-12所示。图6-12例6.3.1电路的状态图

功能仿真波形如图6-13所示。图6-13例6.3.1电路的状态转移型工作波形

(2)采用移位寄存器比较法。

将待检测数据与题目中给定的序列“0100111”进行比较，如果相同，则输出Z

为1；否则，输出Z为0。通过此方法实现了序列信号的检测。

设计中使用了7位寄存器，输入信号

X

在位同步信号CP的作用下，将七位数据移入寄存器，形成待检测序列。

功能仿真波形如图6-14所示。图6-14例6.3.1电路的移位比较型工作波形

6.4交通信号灯控制

十字路口的东西方向和南北方向均有绿灯、黄灯、红灯指示。交通信号灯控制器结构如图6-15所示。图6-15交通信号灯控制器结构

两个方向交通灯的变化规则如图6-16所示。图6-16交通灯变化规则

灯控信号的功能如表6-1所示。

输出与状态之间的关系如表6-2所示。

交通灯控制的状态图如图6-17所示。图6-17交通灯控制的状态图

功能仿真波形如图6-18所示。图6-18交通灯控制的仿真波形

6.5数码管动态显示

通常显示单元含有n

个低功耗数码管，每个数码管的管脚a~g与显示输入Yx

的7个信号相连，如图6-19所示。每个数码管显示0~9共10个数字。图6-19数码管显示单元

静态显示电路的结构是采用n个显示译码器与n个数码管直接相连，如图6-20所示。图6-20多数码管静态显示电路结构

动态显示是指分时轮流驱动数码管。由于人的视觉暂留现象及发光二极管的余辉效应，只要轮流点亮的速度足够快，动态显示的效果和静态显示就是一样的，同时能够节省大量的I/O端口，而且功耗更低。

如何实现轮流显示呢?

首先要在电路结构上满足低功耗轮流显示。因为每次只有一个数码管发光，所以每个数码管的显示不取决于输入，而是取决于COM端是否连接到有效电平(电源电压)。因此，将所有数码管的输入管脚并联在一起连接至显示译码器的输出，而每个数码管的COM端分别通过一个电控开关元件(PNP三极管)与电源相连，每个开关元件都有一个显示控制输入信号，n

个数码管共有n

个显示控制输入C，即C0~Cn-1。其电路如图6-21所示。

图6-21多数码管连接电路

动态显示电路结构如图6-22所示。其工作原理是：轮流产生一个显示数码管的序号i，通过数据选择器从n个4位数值中选取相应的数据输出至显示译码器，与此同时将相对应的数码管的控制信号Ci

输出有效电平，使相应的数码管COM端接通电源使之显示，其他数码管因所对应的控制信号为无效电平而保持不发光。

图6-22动态显示电路结构

电路工作波形如图6-23所示。图6-23动态显示电路的工作波形

数码显示电路的仿真波形如图6-24所示。图6-24动态显示电路的仿真波形

6.6键盘扫描

键盘采用行列开关矩阵，4行4列的键盘如图6-25所示。

图6-254行4列键盘的开关矩阵

将该矩阵的行作为输入，列作为输出，在没有键按下去时所有列都输出高电平。为了能够检测到键被按下，从第一行开始，逐行轮流发送低电平。当第i行处于低电平时，若列j有键按下，则列j一定为低电平，而其他列都为高电平。

通过检测列输出中是否有低电平来确定是否有键按下，同时处于低电平的行和列的序号i和j的组合即可唯一确定哪个键被按下，这种方法也称为键盘扫描。

键盘扫描过程中，一旦检测到有按键按下，则立即停止扫描并滞留在当前行，直到按键释放。

所有行中同时只能有一个为低电平，所以采用2线4线译码器对行序号进行译码来产生所要的行信号。

当按键按下去时，只有一列为低电平，所以可以用4线编码器对四列电平进行编码生成处于低电平的列序号，同时产生有键按下的标志(低电平有效)。

键盘扫描是反复逐行进行的，共有4行，所以需要采用模4计数器来产生行序号。一旦有键按下，计数停留在当前状态；按键释放后，计数继续。其控制电路结构如图6-26所示。

图6-26键盘扫描控制电路

功能仿真波形如图6-27所示。图6-27键盘扫描控制电路的仿真波形

6.7串行并行转换

6.7.1数据并串转换并串转换器完成并行n

位数据TD变成n个时钟周期的单位串行数据SD，如图6-28(a)所示。转换使能信号TE触发转换，串行数据有效信号SE表明此时串行数据SD是转换后的有效数据。其工作波形图如图6-28(b)所示，转换工作仅当TE有效且SE无效时才能开始。

图6-28并串转换器逻辑描述

并串转换的电路结构如图6-29所示。图6-29并串转换的电路结构

功能仿真波形如图6-30所示。图6-30并串转换电路的仿真波形

6.7.2数据串并转换

串行数据通过串并转换生成并行数据。

串并转换器完成n

个时钟周期的单位串行数据SD变成并行n

位数据RD，如图6-31(a)所示。串行数据有效信号SE表明此时串行数据SD是有效数据，转换器将这些有效数据转换成并行数据，转换完成后产生有效信号RE，其工作波形图如图6-31(b)所示，转换工作仅当SE有效时才进行。由于串行数据SD是串行时钟SCK上升沿变化的，考虑到电路传输时延不一定相等，因此采用SCK下降沿进行串并转换。

图6-30并串转换电路的仿真波形

由工作波形图可以看出，SD和RD之间的关系相当于串入并出，使用移位寄存器即可完成。移位寄存器的移位操作仅在SE有效时才进行，SE无效时移位寄存器只能处于其他操作状态。

转换数据有效信号RE在最后一个串行数据移入后有效，故需要一个特殊标识来实现。移位寄存器将外部串入的数据在内部并出，同时也将内部并行数据向外部串出。假定在不移位时移位寄存器串行出0，当串行数据全部移进来时，串出1。

由于可置数移位寄存器有清零、置数和移位三种操作，当SE为1时为移位操作，当SE为0时为置数操作。由于移位寄存器的串出仅当串行数据全部进入移位寄存器时才变为1，所以，置数中一定只有一个1并且处于并行数据中最后一个移出的位。

因此，可置数移位寄存器设计为n+1位。移位时最低位串出、最高位串入；置数时最高位为1，其他位皆为0。

串并转换的电路结构如图6-32所示。

图6-32串并转换的电路结构

功能仿真波形如图6-33所示。图6-33串并转换电路的仿真波形

6.8串行数据传输

在实际应用中两个设备之间需要交换数据，即双方进行数据传输。串行方式是指发送方将n位数据TD等时间间隔地逐位输出到一条数据线SD上，如图6-34所示，接收方按照相同的时间间隔锁存每个数据位并转换为n

位数据RD。图6-34串行方式发送的数据波形

串行传输分为两类：一类是同步方式，如图6-35(a)和图6-35(b)所示，发送与接收之间使用相同的传输时钟SCK；另一类是异步方式，如图6-35(c)所示，收发双方之间无同一时钟，收方通过提取信号约定的特定变化使本地产生的时钟与发送时钟同步。

图6-35数据传输方式

6.8.1同步串行通信接口(SPI)

1.总体结构

SPI采用有限时钟来传输，无数据传输时不输出时钟。因此，第一个时钟可以视为帧开始，传输数据为固定数目。为了防止误时钟，通常采用LE信号来标明有效传输时段，表明

了帧传输的开始和结束。

SPI的接口

有SCK、LE、MOSI、MISO四

个

信

号，SPI有

主

次

之

分。对

于

主SPI，SCK、LE和MOSI为输出，MISO为输入；对于从SPI，SCK、LE、MOSI为输入，MISO为输出。

对于主SPI，启动信号发送后，LE变低，随后产生发送时钟SCK，将发送的数据逐位输出到MOSI上，同时锁存MISO上的数据。当SCK上输出规定数目的时钟后，不再产生时钟脉冲，并将LE变高。至此，一次数据收发操作结束。

对于从SPI，LE变低后，准备收发。当第一个时钟到达时，在规定的接收边沿将MOSI上的数据锁存，在规定的发送边沿将本地数据逐位输出到MOSI。

下面以8位数据收发器为例，其工作波形如图6-36所示。

图6-36SPI的工作波形

对于主SPI来说，MOSI是数据输出的信号，而对于从SPI来说，MISO是数据输出。该电路是在LE变低后，将要传输的8位数据锁存起来并逐一串行输出。在SCK的第一个时钟上升沿置数，将输入数据锁存在移位寄存器中，并在后续时钟的上升沿移位输出。

SPI电路有主SPI和从SPI两种结构，如图6-37所示。

图6-37SPI的电路结构

2.收发器设计

SPI的数据输出波形关系如图6-38所示。图6-38数据输出的波形关系

对于主SPI来说，MISO是输入，而对于从SPI来说，MOSI是输入，它们的波形处理如图6-39所示，接收采用移位寄存器，每个时钟的下降沿锁存。图6-39数据输入的波形关系

发送器采用可预置移位寄存器锁存并发送数据，接收器只需要采用移位寄存器即可，如图6-40所示。其中发送可预置移位寄存器的预置信号由一个D触发器提供，LE为高电平时异步置位，输出为1；LE为低电平时，第一个SCK下降沿输出变为0，直至LE再次变为高电平。

图6-40收发器的电路结构

3.主发控制设计

MOSI和MISO受控于LE和SCK，所以要先分析SCK和LE的产生。

SCK和LE的波形可视为一个外触发单次序列发生器的输出，共有19个状态，如图6-41所示。

图6-41SCK和LE的波形产生状态分布

时序电路状态的产生由启动信号TE=1时产生，其状态转移图如图6-42所示。图6-42SPI电路的状态图

4.SPI整体设计

5.SPI传输仿真

仿真采用一主一从通信，仿真代码如下：

仿真波形如图6-43所示。图6-43主从SPI的传输仿真波形

6.8.2通用异步收发器(UART)

图6-44是一帧8比特数据D7~D0的传输波形。当无数据发送时，输出高电平。当有数据发送时，先输出低电平作为起始位并保持一个时钟周期；再从数据低位开始逐一输出相应电平，每个电平保持一个时钟周期；最后输出至少一个时钟周期的高电平作为终止位。图6-44UART帧结构

1.发送器

发送操作采用由发送移位时钟(TCK)触发的9位可预置移位寄存器实现。当发送时，预置为D7D6D5D4D3D2D1D00，每次低位移出，高位移入1。

发送一帧数据只需要10个移位时钟脉冲，TCK的产生由发送使能(TE)来控制，采用多倍频的时钟CLK来产生TCK。下面以8倍频为例，其工作波形如图6-45所示。

图6-45UART发送工作波形

发送电路结构如图6-46所示。图6-46UART发送电路结构

1)可预置移位寄存器

TCK上升沿触发操作。当LD为1时进行预置操作，否则进行移位操作，低位出，高位入1。

2)移位时钟电路

移位时钟电路在TE有效后的80个CLK脉冲内产生10个TCK脉冲，采用模80的减法计数器，计数器状态S

的位2值S2

作为TCK。当S=79时，LD=1；在其他状态下，LD=0。电路的状态转移如图6-47所示。

图6-47UART移位时钟电路的状态图

3)发送电路

4)发送仿真

功能仿真波形如图6-48所示，图中数值为十六进制数。

图6-48UART发送功能的仿真波形图

2.接收器

接收操作是寻找到起始位后采用由接收移位时钟(RCK)触发的8位移位寄存来锁存数据。对于接收方来说，在波形的哪个位置锁存数据是非常重要的。因此，本地产生与发送时钟频率相同的RCK来锁存数据，但要通过捕获起始位来调整本地RCK的有效边沿的时刻位置。

假定采用RCK的8倍频的时钟作为采样时钟CLK，则每个码元采得8个结果。起始位的理想采样结果构成的序列应该是00000000，但在实际电路中，当从0变为1或1变为0时，电平上升或下降都有一个过渡区，此区采样结果可能是不确定的，如图6-49所示，有时为1，有时为0。因此，起始位的采样序列可能是00000000、10000000、00000001。

图6-49UART接收同步采样

为了正确移位锁存数据，必须保证用来锁存数据的时钟边沿处于码元的中部。此时，需要检测