计算机组成原理（第6版）课件 第4章 存储子系统

1/14第4章存储子系统-半导体-磁表面-光存储-三级存储体系原理及器件2/14本章需解决的主要问题：（1）存储器如何存储信息？（2）在实际应用中如何用存储芯片组成具有一定容量的存储器？（3）如何改进存储系统的性能？外存3/144.1概述1.存储系统的层次结构

CPUCache主存L1、L2、L3三级存储体系4/14（1）主存（内存）主要存放CPU当前使用的指令和数据。工作速度快有足够的存储容量（2）辅存（外存）存放大量的后备程序和数据速度较慢容量较大能随机访问5/14（3）高速缓冲存储器(Cache)存放CPU在当前一小段时间内多次使用的程序和数据，以缓解CPU和主存的速度差异。速度非常快容量却很小主存(DDR4/5)MM外存(硬盘等)EMCPU内核数据L1L2L3指令L16/142.物理存储器与虚拟存储器物理存储器:物理形态上真实存在的存储器，简称为实存，其地址称为物理地址或实地址。虚拟存储器:虚拟存储器是一个逻辑模型，并非物理存在，基于物理存储器并靠硬件+操作系统的地址映射来实现。逻辑上能提供比物理存储器更大的虚拟存储空间，相关地址称为虚地址或逻辑地址。虚拟存储技术内存外存7/143.存储器的分类(按存储介质)（1）半导体存储器静态存储器:利用双稳态触发器的两个稳定状态存储信息,信息易失（2）磁表面存储器利用磁层上不同方向的磁化区域表示信息,容量大,非破坏性读出,长期保存信息,速度慢,外存例如：IDE硬盘，SATA硬盘动态存储器:依靠电容上的电荷暂存信息，主存8/14（3）光盘存储器利用光斑的有无/晶相等变化表示信息,容量很大，非破坏性读出,长期保存信息,速度慢,外存※只读型光盘CD-ROM※一次写入型光盘WORM※可擦除/重写型光盘9/143.存储器的分类(按存取方式)随机存取：按地址访问存储器中的任一单元，访问时间与存储单元的地址无关。（1）随机存取存储器(RAM，ROM)ROM例如，微程序控制器中的控制存储器（CM）RAM例如，主存10/14RAM：频率-存取周期或读/写周期(ns)固化型：

可读可写ROM：

只读型PROM：用户不能写入数据用户可写入一次EPROM：可多次编程（紫外线擦除）EEPROM：可多次写入（电擦除）速度指标：通常用作主存、高速缓存。FLASHMemory（闪存）如：SDR/DDR/DDR2-4接近11/14（2）顺序存取存储器（SAM）访问时读/写部件按顺序查找目标地址，访问时间与数据的存储位置有关。定位操作平均定位时间(ms)数据读/写操作两步操作速度指标数据传输率(b/s)例如：磁带机（录音机）、电影胶片。12/14（3）直接存取存储器（DAM）访问时读/写部件先粗定位一个小区域，再在该区域内顺序查找。三步操作定位（寻道）操作等待（旋转）操作读/写操作速度指标平均定位（平均寻道）时间(ms)平均等待（平均旋转）时间(ms)数据传输率(b/s)访问时间与数据位置有关，例如:硬盘。13/144.存储器的技术指标(1)存取时间(2)存取周期从存储器收到读写命令，到存储器读出（写入）信息所需要的时间，TA存储器做连续访问操作过程中一次完整的存取操作所需的总时间，TM存取时间存取周期恢复期(通常TM

>

TA)14/14(2)数据传输率−R单位时间内存取信息的数据量，也叫带宽或频宽数据传输率(R)=存储器的位宽存取周期bps【例】某双通道DDR-4内存传输频率为3200MHz，位宽64比特，则其有效带宽为：RDDR-4

=(64b×3200MHz÷8)=

51.2GBps×24.2半导体存储原理及芯片双极型MOS型TTL型ECL型速度很快、功耗大、容量小电路结构P-MOSN-MOSCMOS(PN两者互补组成)功耗小、容量大工作方式静态MOS动态MOS（静态MOS除外）15/17TTL(Transistor-TransistorLogic),晶体管-晶体管逻辑CMOS(ComplementaryMetal-OxideSemiconductor),即

互补对称金属氧化物半导体输出L：<0.8V；H：>2.4V。

输入L：<1.2V；H：>2.0V输出L：<0.1×Vcc；H：>0.9×Vcc

输入L：<0.3×Vcc；H：>0.7×Vcc※相关术语ECL(EmitterCoupleLogic),射极耦合逻辑MOS(Metal-OxideSemiconductor),金属氧化物半导体,即场效应管)16/17※静态-动态存储器的特点(1)静态存储器(StaticRAM)(2)动态存储器(DynamicRAM)主要包括：双极型、静态MOS型。依靠双稳态电路内部交叉反馈机制存储信息。主要包括：动态MOS型等；依靠电容存储电荷的原理存储信息。功耗较大,速度快,常用作Cache。功耗较小,容量大,速度较快,常用作主存。17/174.2.1双极型存储单元与芯片读放VCCWWZBAD1D2V1V2集电极耦合式TTL单比特存储单元V1导通,V2截止━

0V1截止,V2导通━

1（1）写入数据（3）读出数据(Z加低电平)（2）数据保持(Z加高电平)选中：Z线0.3V(负脉冲)0：左低、右高1：左高、右低左低、右高→0左高、右低→118/174.2.2静态MOS存储单元与芯片VccT3T1T4T2T5T6ZWWN沟道-MOS六管(场效应管)静态存储单元19/171.六管单元存储电路（1）组成T1、T3：MOS反相器Vcc触发器T3T1T4T2T2、T4：MOS反相器T5T6T5、T6：控制门管ZZ：字线，选择存储单元(高电平)位线，完成读/写操作WWW、W：（2）定义T1导通，T2截止━

0；T1截止，T2导通━120/17（3）工作T5、T6Z：加高电平，高/低电平，写1/0。（4）数据保持只要电源正常，保证向导通管提供电流，便能维持一管导通、另一管截止的状态不变，故称静态。VccT3T1T4T2T5T6ZWW导通，选中该单元。写入：在W/W上分别加读出：充电后根据W/W上有/无电流，读出0/1.Z：加低电平，T5/T6截止，该单元未选中，保持原状态静态单元是非破坏性读出，读出后不需重写。T1导通，T2截止━0；T1截止，T2导通━121/174.2.3动态MOS存储单元与芯片T1T2T3T4ZWWC1C2动态MOS四管存储单元1.四管单元电路T1、T2：记忆管C1、C2：柵极电容T3、T4：控制门管Z：字线位线W、W：(1)结构22/17(2)定义0：T1导通，T2截止1：T1截止，T2导通T1T2T3T4ZWWC1C2（C1带电荷，C2无电荷）（C1无电荷，C2带电荷）(3)工作Z：加高电平，T3、T4导通，选中该单元。23/17高电平，断开充电回路，Z再加高电平,(4)数据保持T1T2T3T4ZWWC1C2写入：在W/W上分别加高/低电平，写入1/0。读出：W/W先预充电至再根据W/W上有/无电流，读出0/1。Z：加低电平，T3/T4截止，该单元未选中，保持原状态。需定期向电容补充电荷（动态刷新），故称动态存储器

四管单元是非破坏性读出，读出过程即可实现刷新。0：T1导通，T2截止1：T1截止，T2导通24/172.单管单元电路（1）组成C：存储单元CWZTT：控制门管Z：字线W：位线（2）定义0：C无电荷，电平（低）1：C有电荷，电平（高）Z加高电平,使T导通，在W上加高/低电平,写1/0（3）写入（4）保持Z加低电平,使T截止，该单元未选中，保持原状态。25/17※单管单元是破坏性读出，读出后需重写。CWZT0：C无电荷，电平（低）1：C有电荷，电平（高）（5）读出数据根据W线电位是/否降低,判断读到数据0/1W预充至高电平后，断开充电回路,Z加高电平,使T导通26/174.2.4半导体ROM存储器介绍几种主要的类型：1、MROM即掩模型的只读存储器；基本原理：根据存储信息的二进制代码，设计相应的光刻掩模（1-有元件、0-无元件）特点：存储的信息固定不变，不可改写应用：字符点阵存储器、微程序存储器等。27/172、PROM即可编程型的只读存储器基本原理：芯片出厂时其存储的内容为全0，用户可通过专用的写入器将信息自行写入；结破坏型或熔丝型；芯片特点：写入操作是不可逆的，用户只能写入1次，无法再次重写数据；应用场合：可编程逻辑阵列(PLA)等。有结破坏型或者熔丝型；28/173、EPROM即擦除型可编程的只读存储器基本原理：※写入器在25v下写入数据，在5v下读数据；芯片的特点：※工作环境下存储芯片为只读模式；※可擦写次数有限，通常几十次；※需专用擦写器，只能芯片级擦除；※通过紫外线照射擦除数据；29/174、EEPROM即电擦除型可编程只读存储器基本原理：※采用了更方便的高电压擦除数据的方式，可只对特定存储单元加高压形成电子隧道擦除其数据，其它单元数据保持不变；※通常采用金属-氮-氧化硅的集成工艺；芯片的特点：※工作环境下存储芯片为只读模式；※比EPROM更方便；※需要专用擦写器，可实现比特级擦除；30/175、FLASH即闪存,是一种快速擦写型的ROM基本原理：※沿用了EPROM的简单结构和浮栅/热电子注入写入方式，可芯片级擦除；※兼备EEPROM的比特级电擦除特性；芯片的特点：※掉电时信息不丢失，功耗低、存储密度高；※芯片级+比特级数据擦除方式，读写速度很快；※可在计算机内实现擦写，不需专用擦写器；典型应用：U盘、SSD固态硬盘等。31/174.2半导体存储原理及芯片双极型MOS型TTL型ECL型速度很快、功耗大、容量小电路结构P-MOSN-MOSCMOS(PN两者互补组成)功耗小、容量大工作方式静态MOS动态MOS（静态MOS除外）32/28TTL(Transistor-TransistorLogic),晶体管-晶体管逻辑CMOS(ComplementaryMetal-OxideSemiconductor),即

互补对称金属氧化物半导体输出L：<0.8V；H：>2.4V。

输入L：<1.2V；H：>2.0V输出L：<0.1×Vcc；H：>0.9×Vcc

输入L：<0.3×Vcc；H：>0.7×Vcc※相关术语ECL(EmitterCoupleLogic),射极耦合逻辑MOS(Metal-OxideSemiconductor),金属氧化物半导体,即场效应管)33/28※静态-动态存储器的特点(1)静态存储器(StaticRAM)(2)动态存储器(DynamicRAM)主要包括：双极型、静态MOS型。依靠双稳态电路内部交叉反馈机制存储信息。主要包括：动态MOS型等；依靠电容存储电荷的原理存储信息。功耗较大,速度快,常用作Cache。功耗较小,容量大,速度较快,常用作主存。34/284.2.1静态MOS存储单元与芯片VccT3T1T4T2T5T6ZWWN沟道-MOS六管(场效应管)静态存储单元35/281.六管单元存储电路（1）组成T1、T3：MOS反相器Vcc触发器T3T1T4T2T2、T4：MOS反相器T5T6T5、T6：控制门管ZZ：字线，选择存储单元(高电平)位线，完成读/写操作WWW、W：（2）定义T1导通，T2截止━

0；T1截止，T2导通━136/28（3）工作T5、T6Z：加高电平，高/低电平，写1/0。（4）数据保持只要电源正常，保证向导通管提供电流，便能维持一管导通、另一管截止的状态不变，故称静态存储单元。VccT3T1T4T2T5T6ZWW导通，选中该单元。写入：在W/W上分别加读出：充电后根据W/W上有/无电流，读出0/1.Z：加低电平，T5/T6截止，该单元未选中，保持原状态静态单元是非破坏性读出，读出后不需重写。T1导通，T2截止━0；T1截止，T2导通━137/28地址：2114（1K×4）A6A5A4A3A0A1A2CSGNDVccA7A8A9D0D1D2D3WEA9～A0；数据：D3～D0（双向输入/输出）控制端：片选CS=0选中芯片=1未选中芯片写使能WE=0写=1读VCC：电源，GND：接地2.存储芯片举例[例]SRAM芯片Intel2114（1K×4位）外特性38/284.2.2动态MOS存储单元与芯片T1T2T3T4ZWWC1C2动态MOS四管存储单元1.四管单元电路T1、T2：记忆管C1、C2：柵极电容T3、T4：控制门管Z：字线位线W、W：(1)结构39/28(2)定义0：T1导通，T2截止1：T1截止，T2导通T1T2T3T4ZWWC1C2（C1带电荷，C2无电荷）（C1无电荷，C2带电荷）(3)工作Z：加高电平，T3、T4导通，选中该单元。40/28高电平，断开充电回路，Z再加高电平,(4)数据保持T1T2T3T4ZWWC1C2写入：在W/W上分别加高/低电平，写入1/0。读出：W/W先预充电至再根据W/W上有/无电流，读出0/1。Z：加低电平，T3/T4截止，该单元未选中，保持原状态。需定期向电容补充电荷（动态刷新），故称动态存储器

四管单元是非破坏性读出，读出过程即可实现刷新。0：T1导通，T2截止1：T1截止，T2导通41/282.单管单元电路（1）组成C：存储单元CWZTT：控制门管Z：字线W：位线（2）定义0：C无电荷，电平（低）1：C有电荷，电平（高）Z加高电平,使T导通，在W上加高/低电平,写1/0（3）写入（4）保持Z加低电平,使T截止，该单元未选中，保持原状态。42/28※单管单元是破坏性读出，读出后需重写。CWZT0：C无电荷，电平（低）1：C有电荷，电平（高）（5）读出数据根据W线电位是/否降低,判断读到数据0/1W预充至高电平后，断开充电回路,Z加高电平,使T导通43/28行选RAS=0时：地址端：2164（64K×1）GNDCASDoA6A3A4A5A7A7～A0数据端：Di(输入),Do(输出)控制端：写使能信号(WE):0-写入;1-读出；空闲/刷新DiWERASA0A2A1Vcc(分时复用，可提供16位地址)列选CAS=0时：A7～A0为行地址(即高8位)A7～A0为列地址(即低8位)3.存储芯片举例[例]DRAM芯片2164（64K×1位）动态刷新：行选信号送达，即可实现自动刷新；44/28动态存储器的刷新1.刷新含义和原因含义：刷新。动态存储器依靠电容电荷存储信息，没有电源(VCC)持续供电，电荷会泄漏，故需定期向电容补充电荷，才能维持存储的信息不变。定期向电容补充电荷[原因]45/28注意刷新与重写的区别破坏性读出后的自动操作，以恢复原来信息。2.最大刷新间隔以封装后的一个存储芯片为单位，64ms内必须对所有片内存储单元刷新一遍。与读写操作无关，定期自动补充电荷以保持信息。3.刷新方法：逐行刷新刷新1行所用的时间：刷新周期Tref(小于存取周期)刷新1块芯片所需的刷新周期，由芯片的刷新矩阵行数和最大刷新间隔时间决定。DDR:

64ms46/28对比访存与刷新由CPU通过地址总线（AB）提供行+列地址，进行随机访问。（1）CPU访存（2）动态芯片刷新由刷新地址计数器提供行地址（RA），在64ms内逐行完成全部存储单元的刷新47/2864ms内集中安排所有刷新周期。4.刷新周期的安排死区用在实时要求不高的场合。（1）集中刷新R/W刷新R/W刷新64ms50ns（2）分散刷新各刷新周期分散安排在存取周期中。R/W刷新R/W刷新100ns用在低速系统中。48/2864ms/4096行（3）异步刷新[例]某DDR内存容量8GB，其刷新的技术规格标注为：4096RefreshCycles/64ms，请计算Tref各刷新周期分散安排在64ms内,每隔一段时间刷新1行。目前的DDR系列存储器,采用这种刷新方式。≈15.625微秒/行即平均15.625μm自动刷新1行，64ms内才能完成片内所有行的刷新。R/W刷新R/W刷新R/WR/WR/W15.625微秒15.625微秒15.625微秒Tref=刷新1行刷新1行刷新1行49/284.2.3RAM存储器介绍SBSRAM同步突发静态随机访问存储器常作为Cache(高速缓存)存储特点：能向CPU提供两种按突发地址访问存储器的方式。（交替突发和线性突发）１、静态RAM依靠存储单元中的交叉反馈电路形成互锁，通过电源对电路的持续供电以存储信息。50/28MPSRAM多端口静态随机访问存储器存储特点：提供多个读地址端口、写地址端口、数据I/O端口。FIFO

SRAM先进先出的静态随机访问存储器存储特点：支持以不同速率访问存储器，数据先进先出、后进后出。（常用在接口电路，作为数据缓冲器）51/28EDODRAM扩展数据输出动态随机访问存储器存储特点：行列地址译码后定位到存储单元，能整体锁定一列数据，保持该列在输出缓冲区中的数据开放,直到列改变或读周期切换。可避免重复的同列寻址和数据读操作，速度快。2、动态RAM依靠存储单元中形成的栅级电容来保存信息，不需要持续电源，因此需要定期逐行刷新。52/28SDRAM同步动态随机访问存储器存储特点：采用DRAM存储结构，但半导体工艺和工作机制有改进。※同步时序，时钟上升沿触发。※具备对芯片的行、列单元整体锁定功能。※内部存储器采用了支持并行操作的分组结构,可交替与外部交互数据。10多年前作为计算机主存,现在已基本弃用。53/28DDRSDRAMGDDRSDRAM在SDRAM基础上，逐步发展起来的双倍数据率、同步动态、随机访问存储器。存储特点：DRAM存储结构，同步时序，在时钟信号的上升和下降沿各触发１次存储读写操作。※提供数据预读（bits）：DDRⅠ→

DDRⅡ

→

DDRⅢ

→

DDRⅣ

→

DDRⅤ专用于显存的DDR存储器更高频率更低功耗2481632更高带宽“天河2号”的协处理配置GDDR5局存储器（8GB）54/28介绍几种主要的ROM类型：1、MROM即掩模型的只读存储器；基本原理：根据存储信息的二进制代码，设计相应的光刻掩模（1-有元件、0-无元件）特点：存储的信息固定不变，不可改写应用：字符点阵存储器、微程序存储器等。4.2.4ROM存储器介绍55/282、PROM即可编程型的只读存储器基本原理：芯片出厂时其存储的内容为全0，用户可通过专用的写入器将信息自行写入；芯片特点：写入操作是不可逆的，用户只能写入1次，无法再次重写数据；应用场合：可编程逻辑阵列(PLA)等。结破坏型或者熔丝型；56/283、EPROM即擦除型可编程的只读存储器基本原理：※写入器在25v下写入数据，在5v下读数据；芯片的特点：※工作环境下存储芯片为只读模式；※可擦写次数有限，通常几十次；※需专用擦写器，只能芯片级擦除；※通过紫外线照射擦除数据；57/284、EEPROM即电擦除型可编程只读存储器基本原理：※采用了更方便的高电压擦除数据的方式，可只对特定存储单元加高压形成电子隧道擦除其数据，其它单元数据保持不变；※通常采用金属-氮-氧化硅的集成工艺；芯片的特点：※工作环境下存储芯片为只读模式；※比EPROM更方便；※需要专用擦写器，可实现比特级擦除；58/285、FLASH即闪存,是一种快速擦写型的ROM基本原理：※沿用了EPROM的简单结构和浮栅/热电子注入写入方式，可芯片级擦除；※兼备EEPROM的比特级电擦除特性；芯片的特点：※掉电时信息不丢失，功耗低、存储密度高；※芯片级+比特级数据擦除方式，读写速度很快；※可在计算机内实现擦写，不需专用擦写器；典型应用：U盘、SSD固态硬盘等。59/284.3半导体存储器的设计4.3.1存储器的设计原则存储器通常有:RAM型设计存储器时,要考虑以下因素:ROM型RAM+ROM混合型(1)接口协议的匹配物理特性、功能规范、电平特性、时序逻辑等等。60/15地址空间、位宽、工作频率、电压等(2)存储芯片（颗粒）选择失电后保存信息：SRAM或ROM芯片运行期存储信息：DRAM芯片存储器指标→选择存储芯片(技术规格)(3)存储器的地址分配与地址译码(4)芯片的布局和排线地址线、数据线、片选、R/W控制线等。芯片内部地址、芯片选择信号61/154.3.2半导体存储器逻辑设计需解决：芯片的选用、片内地址分配与片选逻辑、信号线的连接。62/15内存颗粒1内存颗粒2内存颗粒3内存颗粒464位地址码64位数据码1、如何选用芯片？2、芯片地址分配与片选逻辑？3、线路的连接、布局？（技术规格、数量）在已知内存总容量和内存颗粒规格情况下：对于如下的内存结构示意图：63/15[例1]用2114（1K×4）SRAM芯片组成容量为4K×8的存储器。地址总线A15～A0（低）,双向数据总线D7～D0（低）,读/写信号线R/W。请给出芯片内部地址分配与片选逻辑,并画出M的结构原理框图。64/151.计算芯片(1K×4b)数量（1）可以先扩展位数，再扩展地址空间2片1K×41K×84组1K×8

4K×8

8片(1K×4b)

（2）也可以先扩展地址空间，再扩展位数4片1K×4

4K×4

2组4K×44K×88片(1K×4b)

(总容量:4K×8b)1K×41K×41K×41K×41K×41K×41K×41K×41K×41K×41K×41K×41K×41K×41K×41K×465/15存储器寻址逻辑:2.地址分配与片选逻辑两级译码寻址系统哪些地址信号作为片选信号?哪些地址信号作为片内寻址信号?芯片选择(第1级)+芯片内寻址(第2级)存储空间分配：4KB存储器在16位地址空间（64KB）中占据任意连续区间。66/1564KB1K×41K×41K×41K×41K×41K×41K×41K×4A15…A12A11A10A9…A00…0000…0全0片选片内地址16位地址线0…0001…10…0010…00…0011…10…0100…00…0101…10…0110…00…0111…1每组1K寻址空间:210=1K片内A9~A0共4组芯片:22=4片选A11~A1067/15地址码=片选地址(2位)+片内地址(10位)芯片组片内地址片选信号片选逻辑1K×81K×81K×81K×8A9～A0A9～A0A9～A0A9～A0A11A10A11A10A11A10A11A101K×41K×401K×41K×411K×41K×421K×41K×43CS0CS1CS2CS3高4位地址A15~A12全0，可以不使用。68/153.线路连接（1）扩展位数41K×41K×44101K×41K×44101K×41K×441041K×41K×441044A9~A0D7~D4D3~D044R/WandA11A10andA11

A10andA11A10andA11A10（2）扩展地址空间（3）读写控制线（4）片选逻辑电路总线地址：0000010101010101，试分析其寻址情况CS0CS1CS2CS30169/15[例2]某半导体存储器，按字节编址。其中，0000H～07FFH为ROM区，选用EPROM芯片(2KB/片)；0800H～13FFH为RAM区，选用RAM芯片(2KB/片和1KB/片)。地址总线A15～A0（低）。给出地址分配和片选逻辑。1.计算容量和芯片数ROM区：RAM区：

存储空间分配：2.地址分配与片选逻辑先安排大容量芯片（放地址低端），再安排小容量芯片。便于拟定片选逻辑。(07FF16-000016+110)÷102410=2K(13FF16-080016+110)÷102410=3K…1片…各1片70/15A15A14A13A12A11A10A9…A00000000…0(0000H)0000011…1(07FFH)0000111…1(0FFFH)0001001…1(13FFH)0000100…0(0800H)0001000…0(1000H)低位地址分配给芯片，高位地址形成片选逻辑:

芯片组片内地址片选信号片选逻辑2K×82K×81K×8A10～A0A10～A0A9

～A05KB,13位地址ROMA12～A064KB1K×82K×82K×8RAMA15A14A13

A12A11A15A14A13

A12A11A15A14A13

A12A11A10但明确规定地址码是16位CS0CS1CS271/154.3.3主存与CPU的连接1.系统的结构模式CPU地址数据R/W（a）模块式直连存储器连接特点:※

CPU与存储器直接相连；※存储器容量小，SRAM；※CPU-存储器，两者集成在一块插卡上，作为一个单独的计算模块来使用；72/15CPU地址数据R/W地址锁存器数据缓冲器总线控制器（b）部件式总线挂接存储器连接特点:※

存储器通过总线与CPU相连；※存储器独立、容量大，DRAM；※会与总线上的其它部件争夺总线控制权；微机系统（如个人电脑）中，普遍采用这种模式。73/15CPU存储器地址数据R/W地址锁存器数据缓冲器总线控制器（C）专用存储总线高速存储总线CPU直接集成了存储管理、PCI-E等接口连接特点:※

存储器与CPU之间增设了专用的高速存储总线；※存储器独立、容量大，DRAM；※存储器独享存储总线的带宽；74/15第4.4磁表面存储原理75/94.4.1存储介质与磁头存储介质：磁层材料读/写磁头：磁层SN电流-I+I76/91、基体与磁层磁层磁层2、读写原理（1）两种磁化方式S→NS→NN←SN↑SN↑SS↓NS↓N(a)水平磁化(b)垂直磁化环形磁头半开磁头电流电流:水平磁化\垂直磁化77/9（2）读写原理存储介质：磁层；读/写部件：磁头；数据写入磁头线圈中加磁化电流（写入电流），磁层移动，形成连续的小段磁化区（位单元区）。读出数据线圈中不加电流，磁层移动。当位单元的转变区经过磁头下方时，线圈两端会产生感应电势e读出数据磁通量Φ变化e=－dΦdt78/9写入电流N←SN←SS→N-I+It0t1t2t0t1t2N←SS→NN←Se=dΦdtN←SS→NN←SΦe感应电势读出(磁层左移)写入(磁层左移)79/94.4.2磁记录的编码方式采用某种变化规律，将一串二进制代码序列转换成记录磁层中相应的磁化状态。

不归零-1制（NRZ1）几种常见的记录方式：调相制（相位调制PM，相位编码PE）调频制（FM）改进型调频制（MFM或M2F）群码制（GCR）80/9(1)不归零-1制（NRZ1，noreturntozero-1）写0：电流不变；写1：电流翻转tItet外同步信号不归零-1制的读写原理001101外加同步信号。无电势：0；有电势：181/9(2)调相制（相位调制PM，相位编码PE,phase）写0：在中间位置让写入电流负跳变写1：在中间位置让写入电流正跳变001101tIte调相制的读写原理自带同步信号。电势为正：0；电势为负：182/9(3)调频制（FM,frequencymodulation）0011

01tItet自带同步时间窗口2T/3每位的起始处写入电流跳变1次，以作为同步信号，在中间位置：写0则不变、写1则跳变无电势：0；有电势：1读数据时，时间窗当中：83/94.5磁盘存储器及其接口磁盘系统包括以下几个部分：（1）硬件（2）软件盘片（存储体）磁盘驱动器磁盘控制器与接口主要是硬盘驱动程序，固化在ROM中84/124.5.1磁盘存储器及其接口1、软盘（略）2、硬盘盘片：单面或者双面记录;适用于调用较频繁的场合，常作为主存的直接后援。盘组：多个盘片组装成1个盘组；磁盘阵列(RAID)：多个盘组形成。85/12磁盘磁盘控制器磁盘驱动器+接口磁盘适配器盘片、磁头定位系统、传动系统86/12圆柱面磁臂主轴盘片组磁盘的结构简图磁道读/写磁头87/12盘组：多个盘片，双面记录。各记录面上相同序号的磁道构成一个圆柱面圆柱面：扇区（定长记录格式）※硬盘信息分布与寻址信息1）信息分布（柱面数=道数/面）数据块记录块(不定长记录格式)，无扇区划分；驱动器号2）寻址方式确定硬盘确定柱面确定磁面定位扇区定位字节→圆柱面号→磁头号→扇区号→字节序号√88/12[例]定长记录格式3）记录格式（磁道的格式）磁道索引脉冲间隔扇区0扇区1扇区n间隔

扇区i标志区：标志信息、CRC校验码数据区：标志信息、CRC校验码、数据字段磁道时间盘面上各磁道的容量相同,因此各磁道的位密度不同,故内圈的位密度最高。89/12①非格式化容量=盘面数×磁道数/面×内圈周长×内圈位密度②格式化容量=盘面数×磁道数/面×扇区数/道×字节数/扇区4)硬盘的基本操作寻找磁道(磁头径向移动)

→寻找扇区(盘片旋转)

①数据寻址②数据读写串行读/写→格式转换→输入/输出(DMA)

=圆柱面数×磁道数/柱面×扇区数/道×字节数/扇区90/124.5.2硬盘的技术指标磁道密度：（1）记录密度（2）存储容量位密度：盘面上单位径向长度内的磁道数磁道上单位长度可记录的比特数量非格式化容量：格式化容量：通过位密度来计算通过扇区来计算（3）速度指标平均存取时间(寻道+旋转)、数据传输率(带宽)91/12[例]某双面磁盘，4个盘片，每面有200道，内层磁道周长为50mm，内道每0.5mm划分为1个扇区(50B)，内层位密度1000b/mm，转速3000r/m：（1）该磁盘存储容量是多少？（非格式化和格式化）（2）磁盘的数据带宽是多少？解答：（1）非格式化容量==80Mb=10MB格式化容量==8MB（2）转速=3000r/m=50r/s带宽=4×2×200×50×1000b4200××2×(50÷0.5)×50B50r/s×(50÷0.5)×50B=250KB/s92/12(4)磁表面存储器的校验海明校验循环冗余校验（CRC）93/124.5.3磁盘适配器磁盘适配器磁盘驱动器总线※功能与作用面向总线：提供符合总线标准的接口逻辑面向磁盘驱动器：提供与磁盘驱动器匹配的接口逻辑※工业标准SCSI、IDE、

SATA等等94/12※硬盘的发展趋势新材料+新技术→更大容量(MB、GB、TB)→更高带宽(几MB/s，数百MB/s)→更小体积(14/8/5.25/3.5/2.5/1.8/1.3英寸)普通磁表面硬盘(HDD)、固态(半导体)硬盘(SSD)→混合型硬盘：HDD+SSD容量大速度快Doyouthink固态硬盘将全面取代磁盘吗？？？95/124.6光学存储器96/84.6.1光存储原理1、存储介质特性用激光照射存储介质，使其发生某种物理化学的特性变化，据此记录信息形变型：相变型：磁光型：激光照射打孔或生成气泡利用TeOx-Ge物质在激光照射下结晶状态（晶相结构）的变化来记录信息。用稀土类铁族系非晶态磁性合金作为记录介质，利用激光的热-磁效应写入，磁-光效应读出信息(垂直磁化模式)97/82激光波长与焦距①普通CD光盘：近红外光，波长λ=780nm，物镜的数值孔径NA=0.45②DVD光盘：红光，波长λ=650nm，物镜的数值孔径NA=0.6③BD光盘：蓝光，波长λ=405nm，物镜的数值孔径NA=0.85焦距激光98/8光束直径ω=k·λNAω4.6.2光盘与光驱1、基本特征几何规格：外径120mm，孔径15mm，厚度12mm，14-18克存储容量：光道特征：每个光道也划分成若干扇区；由内向外的螺旋线，与蚊香的结构相似；光道※CD：700(650)MB※DVD：4.7GB※BD：25GB99/82、光盘分类

只读型光盘：CD-ROM,DVD-ROM,BD-ROM

CD光盘※按读写特性※按激光种类读写型光盘：CD-RW,DVD-RW,BD-RWDVD光盘

BD光盘(近红外光、780nm)(红光、650nm)(蓝光、405nm)100/84.5.3光盘驱动器及其发展1、工作原理光-电转换，读写光盘数据，教材图4-462、光驱的种类CD光驱DVD光驱

COMBO光驱蓝光光驱注意：各类光驱一般都向下兼容。101/8读盘模式（1）恒定线速度，CLV（Constant-linear-Velocity）（2）恒定角速度，CAV（Constant-Angular-Velocity）（3）区域恒定角速度，PCAV（Partial-CAV）3、光驱的主要性能指标读盘速度（1）平均寻道时间，75~95ms→CD光驱:150KBps/倍速;（2）倍速指标→BD光驱:36MBps/倍速;52X=150K×52=7.8MBps→DVD光驱:1358KBps/倍速;24X=1358K×24=32.392MBps15X=36M×15=540MBps102/8数据缓存容量早期一般128K，可刻录的一般2~4MB，高端8MB以上4、光驱接口标准CD光驱：IDE和SCSI；DVD光驱：SATA或者USB；BD光驱：SATA或者USB。103/84.7三级存储体系104/25计算机中的存储系统，分为三个层次：外存内存Cache外存：存储运行期指令/数据，确保CPU能快速读取；强化CPU快速读取指令和数据的速度；确保计算机具有足够大的存储容量；确保数据能脱机保存；内存：CACHE：硬盘光盘U盘4.7.1总体概述内存Cache※Cache和内存的关联内存中的数据，调入CacheCache中的数据，写回内存以数据块为单位整体操作：直接映射、全相联映射、组相联映射外存内存※内存和外存的关联虚拟存储技术：页式、段式、段页式外存中的数据，调入内存内存中的数据，写回外存105/254.7.2Cache与主存映射1.设置Cache的原因106/25※为解决CPU和主存速度不匹配而采用的一项技术，使访问主存的平均速度接近于访问Cache的速度。※由硬件系统实现，对用户透明。※已在CPU内集成，两级以上的Cache系统。2.

Cache的前提条件107/25※指令的执行具有局部性特征：因此可以将正在使用的部分（热点区指令和数据），提前预取并存储到一个高速的、小容量的Cache中。CPU从主存中取指令、数据，在一定时间内地址范围常局限于主存的某个小区域。CPU访存CPU访问Cache[技术效果]能使CPU读写指令、数据的速度大大提高。3.主存与Cache的地址映射108/25[说明]主存↔Cache之间是以固定大小的数据块为单位进行整体调度（交换）；基于下列条件，分析3种主存↔Cache映射：

存储器均按字节编址：1B/每个地址；数据块大小：512B；

Cache容量：8KB

主存容量大小：1MB→分成16块（213/29）→分成2048块（220/29）（1）直接映射[映射规则]主存的每一个数据块，只能映射到与其组内序号相同的Cache数据块位置。直接映射的规则，如图4-47示Cache：只分块、不分组主存：既分块、也分组（每组的块数=

Cache块数）如果：K为Cache的块序号，J为主存块的序号，C为Cache块号的位数。则K=Jmod2c

=Jmod24109/25011501150115标记0块标记1块……标记15块0块1块…15块16块17块…31块2032块2033块…2047块……第0组第1组第127组分组的组号组内块序号块内字节地址图4-47直接映射C=4、Na=20，每块512字节7位Cache块7位4位9位0000001

1111

000001110定位Cache的第15块，读取其标记字段相等吗？据此判断目标内存块是否在Cache中主存地址A组号+块号+块内字节偏移；=15110/25（2）全相联映射111/25[映射规则]主存任何一个块都可以映射到Cache的任何一个数据块位置上，如图4-48示。存在的缺点：Cache标记太长，判断时间太长。硬件复杂、成本高、实现相对困难。Cache：只分块、不分组主

存：只分块、不分组标记0块标记1块……标记15块11位Cache块0块1块…15块16块…2046块2047块主存主存块号块内地址11位9位将主存块的块号与Cache块的标记字段比较，判断主存块是否已映射到缓存中图4-48全相联映射Na=20，每块512字节00000011111

000001110主存地址A第几块中的第几个地址？=31112/25（3）组相联映射Cache：既分块、也分组定位Cache的分组：直接映射；速度快、硬件简单、成本低、易实现[映射规则]主存：既分块、也分组（组内块数=Cache组数）→直接映射和全相联映射的折衷主存数据块，映射到与自己组内块序号相同的Cache分组，可占据Cache分组中的任意数据块位置。定位Cache数据块：全相联映射；（图4-49示）113/2500000011

111000001110标记0块标记1块标记2块标记3块……标记12块标记13块标记14块标记15块0组0块1块…7块8块9块…15块16块17块……2045块2046块2047块0组1组255组组号组内块号块内地址8位Cache块8位3位9位主存地址比较Cache组内的各标记字段图4-49组相联映射Na=20，每块512字节定位到Cache的第7组据此判断所在内存块是否已映射到缓存中定位组：直接映射定位块：全相联映射1组6组7组2路-组相联映射=7=3114/25[举例]某计算机的Cache共有16块，采用2路-组相联映射方式(即每组包括2块)。存储器按字节编址，每个主存块大小为32字节，那么129号主存单元所在的主存块应装入到的Cache组号是()：

A.0B.2C.4D.6[解题分析]129=100000010…010000001Cache分8组，每组2块，每块32B主存分若干组，每组又分成8块Cache如何分组、分块？主存如何分组、分块？（组内块序号100）115/254.常用的替换算法116/25（1）最不经常使用(LFU,Least-FrequentlyUsed)将一段时间内被访问次数最少的那块从Cache中置换出去。（2）最久被使用(LRU,Least-RecentlyUsed)将近期内最久末被访问过的Cache块置换出去。（3）随机替换随机确定将哪块从Cache中替换出去。5.Cache的读/写操作117/25※Cache的写操作当CPU发出写请求时，如果Cache命中，可以有两种处理方案：①Cache单元和主存单元同时写，使Cache和主存保持一致，称为通写(write-through)。②只修改Cache单元，并用标志将该块加以注明，直到该块从Cache中替换出来时才一次性写入主存，称为回写(write-back)。※Cache的读操作CPU向Cache和主存同时发读命令和地址。②通过式读(Look-Through)①

旁路式读(Look-Aside)CPU首先向Cache发读命令和地址。Cache命中，则Cache回送数据并中断读主存命令；Cache未命中，则直接访问主存读取数据。

Cache命中，则从Cache中读出数据；Cache未命中，再将读命令和地址传给主存并读主存。[讨论]命中率、平均访问时间和访问效率?118/254.7.3内存与外存的映射※虚拟存储的基本概念119/25在内存和外存之间,由操作系统存储管理模块及相关硬件(存储器管理部件)实现的一种存储映射技术。逻辑上能提供比物理存储器更大的虚拟存储空间，相关地址称为虚拟地址或逻辑地址。主存磁盘虚实地址映射虚拟存储器虚拟（直接硬件）（操作系统）实地址码盘号、圆柱面、磁头号、扇区号、字节序号虚地址码如何映射地址？基本方法：在两者之间，增加关联表。页表段表段页表（1）内存、虚存都分成页：（2）内存、虚存都分成段：（3）内存、虚存都分段、每段再分页：内存…虚存…关联表120/251、页式虚拟存储管理121/25主存和外存统一分页后进行管理。※页表记录虚地址页号与实地址页号的对应关系，即虚页面调入主存时被安排在主存中的位置（实页号）页表中的每一行，称为页表项；虚页号有效位实页号…000010101…000111011…001000010……………←页表项←页表项←页表项※页表基址寄存器记录页表在主存中的起始地址；※快表(TLB,

TranslationLook-asideBuffer)把活跃的页表项用高速存储器单独存储，访问速度更快，它是页表的子集。页表项的地址a=页表基址b+页号n×表项的字节数wb→←a如果表项占4Ba=b+2×4012………TLB直接映射全相联映组相联映射122/25主存地址页表起始地址页表基址寄存器页表行地址页内地址

虚页号页内地址┆

实页号

1页表页式虚拟存储器地址转换虚地址

实页号

123/252、段式虚拟存储器管理每段在段表中都占有一登记项，内容包括：段号、段起点、段长、装入位等。124/25虚存中的程序分段（按照代码段、数据段和共享段等）进行管理。为了将虚拟地址变换成主存实地址，操作系统创建1个段表。虚实地址变换，如后图示。根据虚段号查段表→在内存中的首地址主存地址虚地址段表起始地址段表基址寄存器段表行地址段首地址

虚段号段内地址┆

段首地址

...段表

段式虚拟存储器地址转换段内地址125/253、段页式虚拟存储管理虚地址格式：段号+页号+页内地址126/25每个程序按逻辑模块分段，每段再分页，页面大小与内存页面相同；由操作系统创建两表：段表、页表；要经过两次查表才能完成地址转换，速度较慢；实地址格式：页号+页内地址先查段表→页表首地址再查页表→内存实页号内存地址主存地址虚地址段表基址段表基址寄存器段表行地址

实页号段页式虚拟存储器地址转换过程

虚段号页号页内地址+页内地址+段表….

页表首址

...

…

实页号…页表127/25[例4-13]存储器按字节编址，虚地址空间大小为16M，主存地址空间大小为1M，页面大小为4KB。系统运行到某时刻，页表的部分内容和TLB的状态分别如表4-6所示，表中的页框号及标记字段为十六进制。请回答下列问题：（1）虚拟地址共有几位，哪几位表示虚页号？物理地址共有几位，哪几位表示页框号（物理页号）？（2）虚地址001C60H

和024BACH所在的页面是否在主存中？若在主存中，则该虚拟地址对应的物理地址是什么？若不在，则请说明理由。128/254