计算机组成-计算机组成原理期末复习资料

1.总线：是连接多个部件的信息传输线•是各部件共享的传输介质。

2.系统总线：是指CPU、主存、I/O设备（通过I/O接口）各大部件之间的信息

传输线。

通信总线：是指用于计算机系统之间或者计算机系统与其他系统（如控制仪

表、移动通信）之间的通信的线路。

按传送方式分并行和串行。串行通信是指数据在单条1位宽的传输线上，一

位一位的按顺序分时传送。并行通信是指数据在多条并行1位宽的传输线上•

同时由源传送到目的地。

3.带宽：单位时间内可以传送的最大的信息量。

4.溢出：在计算机中，超出机器字长,发生错误的结果。

5.中断：计算机在执行程序的过程中,当出现异常情况或特殊请求时•计算机停

止现行程序的运行转向对这些异常情况或特殊请求处理,处理结束后再返回到现

行程序的间断处，继续执行源程序。

6.中断嵌套：计算机在处理中断的过程中，有可能出现新的中断请求，此时CPU

暂停现行中断服务程序，转向新的中断请求•这种现象称为中断嵌套。

7.优先级：为使系统能及时响应并处理发生的所有中断,系统根据引起中断

事件的重要性和紧迫程度•硬件将中断源分为若干个级别。

8.DMA方式：用硬件在主存与外设之间直接进行数据传送,不须CPU，用软件

控制。

9.指令周期：完成一条指令的时间•由若干机器周期组成。

机器周期：完成mo个独立操作，由若干时钟周期组成。

时钟周期：最基本时间单位•由主频决定。

10.微操作：在微程序控制器中•执行部件接受微指令后所进行的最基本的操作。

11.微指令：控制器存储的控制代码,分为操作控制部分和顺序控制部分,由微

命令组成。

12.微程序：存储在控制存储器中的完成指令功能的程序，由微指令组成。

13.控制存储器CPU内用于存放实现指令系统全部指令的微程序的只读存储器。

一、计算

3.14.设总线的时钟频率为8MHz，一个总线周期等于一个时钟周期。如果一个

总线周期中并行传送16位数据，试问总线的带宽是多少？

解：由于：f=8MHz,T=1/f=1/8M秒，因为一个总线周期等于一个时钟周期

所以：总线带宽=16/(1/8M)=128Mbps=16MBps

3.15.在一个32位的总线系统中­总线的时钟频率为66MHZ♦假设总线最短

传输周期为4个时钟周期•试计算总线的最大数据传输率若想提高数据传输率,

可采取什么措施？

解：总线传输周期=4*1/66M秒

总线的最大数据传输率=32/(4/66M)=528Mbps=66MBps

若想提高数据传输率,可以提高总线时钟频率、增大总线宽度或者减少总线传输

周期包含的时钟周期个数。

3.16.在异步串行传送系统中,字符格式为：1个起始位、8个数据位、1个校

验位、2个终止位。若要求每秒传送120个字符♦试求传送的波特率和比特率。

解：一帧包含：1+8+1+2=12位

故波特率为:(1+8+1+2)*120=1440bps

比特率为：8*120=960bps

4.5.什么是存储器的带宽？若存储器的数据总坡宽度为32位，存取周期为

200ns,则存储器的带宽是多少？

解：存储器的带宽指单位时间内从存储器进出信息的最大数量。

存储器带宽=l/200nsx32位=160M位/秒=20MB/秒(注：

lns=10-9s)

4.7.一个容量为16Kx32位的存储器,其地址线和数据线的总和是多少？当选

用下列不同规格的存储芯片时，各需要多少片？

1KX4位，2Kx8位，4Kx4位，16Kxi位，4Kx8位，8Kx8位

解：地址线和数据线的总和=14+32=46根；

选择不同的芯片时,各需要的片数为：

1KX4:(16Kx32)/(1KX4)=16x8=128片

2Kx8:(16Kx32)/(2Kx8)=8x4=32片

4Kx4:(16Kx32)/(4Kx4)=4x8=32片

16Kxl：(16Kx32)/(16Kxl)=1x32=32片

4Kx8:(16Kx32)/(4Kx8)=4x4=16片

8Kx8:(16Kx32)/(8Kx8)=2x4=8片

6.12.设浮点数格式为：阶码5位(含1位阶符)，尾数11位(含1位数符)。

写出・27/1024、・86.5所对应的机器数。要求如下：

(1)阶码和尾数均为原码。

(2)阶码和尾数均为补码。

(3)阶码为移码•尾数为补码。

解：据题意画出该浮点数的格式：

阶符1阶码4位数符1尾数10位

位位

将十进制数转换为二进制：xl=-27/1024=-0.0000011011B：

25*(-0.11011B)

x3=-86.5=-1010110.1B=27*(-0.10101101B)

则以上各数的浮点规格化数为：

(1)［xl］原=1,0101;1.1101100000

［x3］原=0•0111;1.1010110100

(2)［xl］^=l-1011;1.0010100000

仅3］补=0，0111;1.0101001100

(3)仅1］移补=0，1011;1.0010100000

仅3］移补=1，0111;1.0101001100

6.19.设机器数字长为8位(含1位符号位)，用补码运算规则计算下列各题。

(2)A=19/32，B=-17/128，求A-B。

(4)A=-87•B=53•求A・B。

解：(2)A=19/32=0.1001100B,B=-17/128=-0.0010001B

［A］补=00.1001100,［B］补=11.110nn,［-B］补=00.001OOOl

［A-B］补=［A］补+［-B］补

=00.1001100+00.0010001

=00.1011101——无溢出

A-B=0.1011101B=93/128B

(4)A=-87=-1010111B,B=53=110101B

[A]补=11,010100L[B]补=00,0110101,[・B]补=11,1001011

/七］补=从］补+［七］补

=11,0101001+11,1001011

=10,1110100——溢出

二、应用

4.14.某8位微型机地址码为18位・若使用4Kx4位的RAM芯片组成模块板

结构的存储器，试问：

(1)该机所允许的最大主存空间是多少？

(2)若每个模块板为32Kx8位，共需几个模块板？

(3)每个模块板内共有几片RAM芯片？

(4)共有多少片RAM?

(5)CPU如何选择各模块板？

解：(1)该机所允许的最大主存空间是：218X8位=256KX8位=256KB

(2)模块板总数=256Kx8/32Kx8=8块

(3)板内片数=32Kx8位/4Kx4位=8x2=16片

(4)总片数=16片乂8=128片

(5)CPU通过最高3位地址译码输出选择模板,次高3位地址译码输出选

择芯片。地址格式分配如下：

模板号(3位)芯片号(3位)片内地址(12位)

4.29.假设CPU执行某段程序时共访问Cache命中4800次访问主存200次,

已知Cache的存取周期为30ns•主存的存取周期为150ns•求Cache的命中

率以及Cache-主存系统的平均访问时间和效率，试问该系统的性能提高了多少

倍？

解:Cache被访问命中率为：4800/（4800+200）=24/25=96%

则Cache-主存系统的平均访问时间为：

（）

ta=0.96*30ns+l-0.96*150ns=34.8ns

主存系统的访问效率为：

Cache-e=tc/ta*100%=30/34.8*100%=86.2%

性能为原来的150ns/34.8ns=4.31倍，即提高了3.31倍。

例7.2设相对寻址的转移指令占3个字节，第一字节为操作码，第二，三字节为

相对位移量（补码表示）。而且数据在存储器中采用以低字节地址为字地址的存

放方式。每当CPU从存储器取出一个字节时，即自动完成（PC）+1PC。

（1）若PC当前值为240（十进制），要求转移到290（十进制），则转移指令

的第二、三字节的机器代码是什么？

（2）若PC当前值为240（十进制）•要求转移到200（十进制），则转移指令

的第二、三字节的机器代码是什么？

解:（1）PC当前值为240•该指令取出后PC值为243，要求转移到290，即相

对位移量为290-243=47，转换成补码为2FH。由于数据在存储器中采用以低

字节地址为字地址的存放方式,故该转移指令的第二字节为2FH,第三字节为

00H。

（2）PC当前值为240，该指令取出后PC值为243•要求转移到200,即相对

位移量为200-243=-43，转换成补码为D5H。由于数据在存储器中采用以低字

节地址为字地址的存放方式，故该转移指令的第二字节为D5H-第三字节为

FFH。

7.6某指令系统字长为16位，地址码取4位，试提出一种方案，使该地址系统

有8条三地址指令、16条二地址指令、100条一地址指令。

解：

OPA2A1A0三地址指令8条

0000

•

0111

OPA1A0二地址指令16条

10000000

•

10001111

OPA0一地址指令100

条

110000000000

110001100011

三、简答

1.冯诺依曼机主机主要特点。

①计算机由运算器、存储器、控制器、输入设备和输出设备五大部件组成。

②.指令和数据一同等地位存放于存储器内­并可按地址寻访。

③.指令和数据均用二进制表示。

④.指令由操作吗和地址码组成，操作码用来表示操作的性质，地址码用来表

示操作数在存储器中的位置。

⑤.采用存储控制原理,指令在存储器内按顺序存放。通常指令是顺序执行的•

在特定条件下,可根据运算结果或根据设定的条件改变执行顺序。

6.机器以运算器为中心•输入输出设备与存储器间的数据传说通过运算器完

成。

4.总线定义与分类方法，系统总线定义与分类方法。

总线

定义：总线是连接多个部件的信息传输线，是各部件共享的传输介质。

分类：片内总线系统总线通信总线

系统总线

定义：系统总线是指CPU、主存、I/O设备（通过I/O接口）各大部件之间

的信息传输线。

分类：数据总线地址总线控制总线

5.什么是总线标准,目前流行的总线标准有哪些。

所谓总线标准可视为系统与各模块，模块与模块之间的一个互连的标准声面。

ISA总线、EISA总线、PQ总线、RS—232c总线、IEEE-488（并行通信总线

又称GP-IP总线）USB总线。

6.三级存储器系统中各级存储器特点与用途•分哪两个层次。

①主存特点：随机访问、速度快。容量大。用途：存放CPU使用的程序和数

据。

辅存特点：容量大、速度慢、价格低、可脱机保存信息。用途：存放大量

后备数据

缓存特点：速度快、容量小、价格高用途：用于主存与辅存之间作为缓冲•

正在使用的程序和数据的付本。

②缓存——主存层次和主存一■辅村层次。

8.动态RAM与静态RAM特点与用途，DRAM刷新方式与主要优点。

静态RAM特点：信息读出后,仍保持其原有状态,不需要再生。用途：用于

Cache

动态RAM特点：靠电容存储电荷的原理来寄存信息。用途：组成内存/主存。

DRAM刷新方式

集中刷新：集中刷新是在规定的一个刷新周期内对全部存储单元集中一段时

间逐行进行刷新，此刻必须停止读写操作。

分散刷新：分散刷新是指对每行存储单元的刷新分散到每个存储周期内完

成。

异步刷新：异步刷新是前两种方式的结合,它即可缩短"死时间"，又充分

利用最大刷新间隔2ms的特点。

优点：单个MOS管组成，集成度高，速度较SRAM慢,价格低，

9.Cache工作原理特点•地址映射方式与替换算法。

原理：利用程序访问的局部性，近期用到信息存于cache。

地址映射方式：直接映射、全相联映射、组相联映射、

替换算法：先进先出算法（FIFO）、近期最少使用算法（LRU）、随机法。

10.主机与外设交换信息采用中断与DMA方式特点与应用场合。

中断方式：

特点：CPU与外设并行工作•效率高

应用场合：管理多种外设并行工作、进行实时处理、进行故障自动处理

DMA方式：

特点：

①从数据传送看,程序中断方式靠程序传送,DMA方式靠硬件传送。

②从CPU响应时间看，程序中断方式是在一条指令执行结束时响应，而DMA

方式可在指令周期内的任一存取周期结束时响应。

③程序中断方式有处理异常事件能力，DMA方式没有这种能力,主要用于大

批数据的传送•如硬盘存取、图像处理、高速数据采集系统等•可提高数据

吞吐量。

④程序中断方式需要中断现行程序•故需保护现场；DMA方式不中断现行程

序，无须保护现场。

◎DMA的优先级比程序中断的优先级高。

应用场合：高速设备如硬盘

12.中断处理过程分成哪两个阶段各完成哪些任务

响应阶段：关中断、保护断点地址、转入中断服务入口地址

处理阶段：保护现场、执行用户编写的中断服务程序、恢复现场。

13.与中断方式比较MDA方式主要特点是什么。

①从数据传送看•程序中断方式靠程序传送,DMA方式靠硬件传送。

（2）从CPU响应时间看，程序中断方式是在一条指令执行结束时响应，而DMA

方式可在指令周期内的任一存取周期结束时响应。

③程序中断方式有处理异常事件能力­DMA方式没有这种能力，主要用于大

批数据的传送•如硬盘存取、图像处理'高速数据采集系统等•可提高数据

吞