三人表决器设计与制作

组合逻辑电路-------三人表决器设计与制作第3章组合逻辑电路

10.1组合逻辑电路的基本概念⒈组合逻辑电路10.1.1组合逻辑电路概述任一时刻稳态输出只取决于该时刻输入信号的组合，而与电路原来状态无关，称为组合逻辑电路。⒉组合逻辑电路的分析和设计组合逻辑电路的分析：已知组合逻辑电路，求出输入输出逻辑表达式（逻辑功能）。组合逻辑电路的设计：已知逻辑功能要求，求符合该要求的组合逻辑电路。10.1.2组合逻辑电路概述分析步骤：

⑴根据给定的组合逻辑电路，逐级写出每个门电路的逻辑表达式，直至写出输出端的逻辑表达式。⑵化简输出端的逻辑表达式（一般为较简的与或表达式）。⑶根据化简后的逻辑表达式列出真值表。⑷根据真值表，分析和确定电路的逻辑功能。【例7-2】已知组合逻辑电路如图7-2所示，试分析其逻辑功能。

解：⑴逐级写出每个门电路的逻辑表达式。

⑵化简⑶列出真值表如表7-1所示。

⑷分析逻辑功能从表7-1可得出，输入信号ABC中，若只有一个或一个以下的信号为1时，输出Y＝1，否则Y＝0。10.1.3组合逻辑电路的设计方法设计步骤：⑴分析逻辑命题，明确输入量和输出量，并确定其状态变量（逻辑1和逻辑0含义）。⑵根据逻辑命题要求，列出真值表。⑶根据真值表写出逻辑函数最小项表达式。⑷化简逻辑表达式。⑸根据逻辑表达式，画出相应逻辑电路。【例7-3】试设计一个三人多数表决组合逻辑电路。解：⑴分析逻辑命题

设三人为A、B、C，同意为1，不同意为0；表决为Y，有2人或2人以上同意，表决通过，通过为1，否决为0。因此，ABC为输入量，Y为输出量。

⑵列出真值表，如表7-2所示。⑶写出最小项表达式⑷化简逻辑表达式⑸画出相应电路图如图7-3a所示。

若将上述与或表达式Y＝AB＋BC＋AC化为与非与非表达式，Y＝，则逻辑电路可用图7-3b表示。10.2常用集成组合逻辑电路10.2.1编码器用二进制代码表示数字、符号或某种信息的过程称为编码。能实现编码的电路称为编码器（Encoder）。问题:将4个抢答器的输出信号编为二进制代码，设计一个简单的电路实现此功能——这个过程就是编码。分析：用n

位二进制代码对2n个信号进行编码的电路就是二进制编码器。⑴⑷⑵⑶丁丙乙甲F0=A3+A1F1=A3+A2A3A2A1

A00001001001001000F1

F000011011输入输出4-2线编码器4(=22)种情况，需2位二进制码就能将所有情况表示；2n种情况，只需要n位二进制码就能完全表示！2n≥m8(=23)种情况，需3位二进制码就能将所有情况表示；16(=24)种情况，需4位二进制码就能将所有情况表示；7种情况需几位二进制码表示？9种呢？⒈工作原理为便于分析理解，以4-2线编码器为例。缺点：只能允许有一个输入信号有效，否则输出编码将出错。⒉优先编码器可允许多个输入信号同时有效，但仅对其中一个优先等级最高的输入信号编码，从而避免输出编码出错。74LS148是8-3线优先编码器74LS148编码器功能表111001010101010101011111110000010100111001011101111XXXXXXXX01111111100XXXXXXX010XXXXXX0110XXXXX01110XXXX011110XXX0111110XX01111110X011111110GSEOY2Y1Y0EI

I7

I6

I5

I4

I3

I2

I1

I0输出输入74LS148逻辑符号74LS148优先编码器的引脚功能---控制芯片能否工作，低电平表示可以工作，高电平表示禁止工作；---显示芯片的编码是否有效，有效为低电平，无效为高电平；---具有控制下一级芯片的功能，若本级芯片无编码要求（即

，时），输出高电平，去控制下一级芯片74LS148是8线—3线优先编码器，它有8个输入端0—7，低电平有效，7输入端优先级别最高，6输入端次之，直至0输入端最低。当某个输入端有效且级别最高时，A2、A1、A0输出为其输入端十进制的二进制编码的反码，如：7输入端有效时，输出二进制编码为000，6输入端有效时，输出二进制编码为001。将给定的二值代码转换为相应的输出信号或另一种形式二值代码的过程，称为译码。能实现译码功能的电路称为译码器（Decoder）。译码是编码的逆过程。10.2.2译码器

⒈工作原理

为便于分析理解，以2-4线译码器为例。⒉3-8线译码器74LS138⒊译码器应用举例【例7-6】试利用74LS138和门电路实现例7-3中要求的3人多数表决逻辑电路。

解：3人表决逻辑最小项表达式为：10.2.3数码显示电路⒈LED数码管⒉七段显示译码器74LS47/48【例7-7】试利用74LS48实现3位显示电路。解：⒊CMOS7段显示译码器CC4511【例7-9】试用CC4511组成8位显示电路。解：

10.2.4数据选择器

能够从多路数据中选择一路进行传输的电路称为数据选择器。基本功能相当于一个单刀多掷开关。8选1数据选择器74LS151／251数据选择器应用【例7-10】试利用74LS151实现例7-3中要求的3人多数表决逻辑电路。解：3人表决逻辑最小项表达式为：Y＝

10.2.5加法器⒈半加器（HalfAdder）⑴定义：能够完成两个一位二进制数A和B相加的组合逻辑电路称为半加器。⑵真值表：半加器真值表如表7-13，其中S为和，CO为进位。⑶逻辑表达式：S＝＝A

B；CO＝AB⑷逻辑符号：半加器逻辑符号如图7-20所示。⒉全加器（FullAdder）⑴定义：两个一位二进制数A、B与来自低位的进位CI三者相加的组合逻辑电路称为全加器。⑵真值表：全加器真值表如表7-14所示。⑶逻辑表达式：⑷逻辑符号：全加器的逻辑符号如图7-21所示。

10.3组合逻辑电路的竞争冒险现象

⒈竞争冒险的两种现象⑴现象Ⅰ

⑵现象Ⅱ⒉竞争与冒险的含义⑴竞争：门电路输入端的两个互补输入信号同时向相反的逻辑电平跳变的现象称为竞争。⑵冒险：门电路由于竞争而产生错误输出（尖峰脉冲）的现象称为竞争-冒险。对大多数组合逻辑电路来说，竞争现象是不可避免的。但竞争不一定会产生冒险，而产生冒险必定存在竞争。⒊判断产生竞争-冒险的方法⑴或（或非）门，在某种条件下形成时，会产生竞争现象；与（与非）门，在某种条件下形成时，会产生竞争现象。⑵卡诺图中有相邻的卡诺圈相切。