【大学课件】计算机系统结构Computer Architectu

计算机系统结构本课程将介绍计算机系统结构的基础知识，包括指令集体系结构（ISA）、CPU设计、存储系统、I/O系统等。计算机系统概述硬件计算机系统中实际的物理设备，包括处理器、内存、存储设备、输入/输出设备等。软件运行在计算机系统中的程序，包括操作系统、应用程序、驱动程序等，负责控制硬件并完成特定任务。计算机系统的层次结构1用户层应用程序与用户交互2系统层管理硬件资源3硬件层执行指令，存储数据指令集架构指令集CPU可执行的指令集合架构CPU与软件的接口计算机系统指令集是CPU和软件的桥梁中央处理器CPUCPU是计算机系统的核心，负责执行指令并处理数据。它包括运算器、控制器和寄存器等部件。运算器执行算术和逻辑运算，控制器控制CPU的工作流程，寄存器存储中间结果和数据。性能指标与度量指标描述吞吐量单位时间内系统处理的数据量延迟系统完成一项任务所需的时间功耗系统运行所需的能量消耗成本系统开发、制造和维护的费用指令流水线1取指令从内存中读取下一条指令。2译码将指令分解成操作码和操作数。3执行执行指令操作，例如算术运算或数据传送。4访存访问内存，读入或写入数据。5写回将运算结果写入寄存器或内存。处理器分类通用处理器适用于多种应用程序，具有较高的通用性，如PC，服务器和移动设备。专用处理器针对特定应用领域设计，如信号处理，图像处理和加密。嵌入式处理器嵌入式系统中使用，如智能手机，汽车，家电等，通常具有低功耗，高性能的特点。多核处理器多核处理器是现代计算机系统中常见的技术，它在一个芯片上集成了多个处理核心，显著提高了计算能力。每个核心可以独立执行指令，实现真正的并行处理。多核处理器通常采用共享内存架构，多个核心可以访问相同的内存空间，方便数据共享和协同工作。多核处理器也支持线程级并行，可以将一个任务分解成多个线程，在不同的核心上同时执行，进一步提升效率。存储器层次结构1寄存器速度最快，容量最小2高速缓存速度快，容量中等3主存储器速度较慢，容量最大主存储器1主要功能存储当前运行程序和数据。2特点速度快、容量大、价格相对便宜。3类型静态RAM（SRAM）和动态RAM（DRAM）。高速缓存Cache高速缓存(Cache)是位于CPU和主存储器之间的存储器层次结构中的一级存储器。它是一个小的、快速的存储器，用于存储最近使用过的指令和数据，以便更快地访问。当CPU需要访问数据时，它首先检查高速缓存。如果数据在高速缓存中，则称为缓存命中(CacheHit)，CPU可以快速访问数据。如果数据不在高速缓存中，则称为缓存未命中(CacheMiss)，CPU需要从主存储器中获取数据，这会花费更长的时间。存储管理地址空间管理为每个进程分配独立的逻辑地址空间，防止进程之间相互干扰。内存分配与回收动态分配和回收内存，满足进程对内存空间的需求。虚拟内存管理利用硬盘空间扩展内存容量，提高程序运行效率。输入输出系统输入设备键盘、鼠标、扫描仪等，将外部信息转换为计算机可识别的信号。输出设备显示器、打印机、音响等，将计算机处理后的结果输出给用户。I/O控制器控制输入输出设备的工作，并与CPU交互数据。I/O通道管理I/O设备和CPU之间的数据传输，提高I/O效率。总线接口1数据传输总线是计算机系统中不同部件之间进行数据传输的通道。2类型总线可分为地址总线、数据总线和控制总线。3速度总线的速度对系统性能有直接影响，速度越高，数据传输越快。4带宽总线的带宽是指单位时间内能够传输的数据量。外设接口连接类型常见的连接类型包括USB、串行、并行、PS/2等，用于连接鼠标、键盘、打印机、扫描仪等外设。通信协议每个外设接口都有相应的通信协议，例如USB协议、串行通信协议等，用于规范数据传输方式和信号控制。驱动程序驱动程序是操作系统与外设之间沟通的桥梁，用于识别外设并管理其工作方式。中断机制中断信号中断信号是外设向CPU发出的请求，通知CPU处理某个事件。中断处理程序中断处理程序是专门的代码，用于处理特定中断事件，例如键盘输入或磁盘读写完成。中断向量表中断向量表包含每个中断事件对应的中断处理程序地址，以便CPU快速找到相应的处理程序。并行处理系统提高性能通过将任务分解并分配给多个处理器，并行处理系统可以显著提高计算速度和效率。解决复杂问题并行处理使处理大型数据集和解决高度复杂的问题成为可能，例如科学模拟和人工智能。应用广泛从超级计算机到个人电脑，并行处理在各个领域都有应用，包括高性能计算、机器学习和数据分析。多处理器系统定义多处理器系统是指在一个系统中拥有多个独立的CPU，共同执行任务。优势多处理器系统可以提高系统的吞吐量和性能，以及增强可靠性。类型常见的类型包括对称多处理器(SMP)和非对称多处理器(AMP)。单指令多数据SIMD单个指令单个指令执行同一个操作。多个数据对多个数据同时执行操作。提高效率提高数据处理速度，提升性能。多指令多数据MIMD并行执行多个处理器同时执行不同的指令，每个处理器都有自己的指令流和数据流。高吞吐量MIMD系统能够同时处理多个任务，提高了系统整体的处理能力。复杂性MIMD系统的编程和调试更加复杂，需要考虑任务分配、数据同步等问题。并行算法与编程并行算法设计将问题分解为可并行执行的任务，利用多处理器或多核处理器提高效率。并行编程模型提供抽象机制，方便程序员编写并行程序，例如线程、消息传递和数据并行。并行编程语言支持并行编程模型，提供并行计算的语法和语义，例如OpenMP和MPI。数据相关性数据相关性是指指令执行的顺序受数据依赖关系的影响。例如，指令1需要使用指令2的结果，则指令1必须在指令2执行完成后才能执行。数据相关性会影响指令的执行顺序，进而影响程序的执行效率。控制相关性指令流水线当一条指令的执行结果影响到下一条指令的执行时，就会发生控制相关性。分支预测分支预测技术可以减少控制相关性的影响，提高程序执行效率。数据一致性1一致性问题多处理器系统中，多个处理器同时访问共享内存时，数据一致性问题变得尤为重要。2数据更新冲突如果多个处理器同时修改同一内存位置，可能会导致数据不一致。例如，处理器A读取内存位置X的值，并将该值增加1，同时处理器B也读取内存位置X的值，并将该值减少1。3缓存一致性为了解决数据一致性问题，需要采用缓存一致性协议，确保所有处理器看到内存数据的一致视图。存储一致性协议缓存一致性确保多个处理器对共享内存的访问保持一致，即使数据被缓存在不同的处理器中。顺序一致性保证所有处理器对共享内存的访问按照程序的顺序进行，避免数据访问的混乱。弱一致性放松了严格的一致性要求，允许处理器在一定范围内延迟更新共享内存的数据。存储子系统性能优化高速缓存使用高速缓存可以减少内存访问延迟，提高性能。存储管理采用合适的存储管理策略，例如分页和分段，可以优化内存使用效率。并行访问利用多个存储控制器或存储设备可以提高数据访问速度。数据压缩压缩存储的数据可以减少存储空间占用，提高数据传输效率。指令级并行ILP1指令流水线在单个处理器上执行多条指令。2超标量在一个时钟周期内执行多条指令。3动态调度根据数据依赖关系，动态调整指令执行顺序。4猜测执行在指令依赖关系尚未确定之前，提前执行指令。线程级并行TLP线程是轻量级的执行单元，可以共享相同的地址空间。多个线程同时执行，提高程序的整体速度。操作系统管理线程，实现多任务并发执行。数据级并行DLP向量处理器向量处理器是一种专门为数据级并行设计的处理器，通过一次操作处理多个数据。单指令多数据SIMDSIMD指令允许处理器在单个指令周期内对多个数据进行相同操作。图形处理器GPUGPU是一种高度并行的处理器，擅长处理大量数据，