第5章-集成触发器

5.1概述5.2基本RS触发器5.3同步触发器5.4边沿触发器5.5主从触发器第5章集成触发器本章学习目的和要求1．掌握触发器的概念。2．熟悉触发器的电路结构和动作特点。3．掌握各类触发器的逻辑功能和描述方法。4．理解触发器的工作原理。5．掌握各类触发器之间的转换，如JK触发器转换为D触发器或T触发器等。第五章集成触发器

触发器具有三个基本特性：

1.有两个稳态，可分别表示二进制数码0和1，无外触发时可维持稳态；

2.外触发下，两个稳态可相互转换（称翻转），已转换的稳定状态可长期保持下来，这就使得触发器能够记忆二进制信息，常用作二进制存储单元。

3.有两个互补输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。5.1概述

触发器是构成时序逻辑电路的基本单元，是具有记忆功能的基本逻辑电路，能够存储一位二进制信息。基本RS触发器同步RS触发器主从触发器维持阻塞触发器CMOS边沿触发器RS触发器JK触发器T触发器D触发器电平触发器主从触发器边沿触发器触发器的分类：1.根据电路结构形式分2.根据触发器逻辑功能分3.根据触发方式分

基本RS触发器由电路构成可分为由与非门组成的基本RS触发器和由或非门组成的基本RS触发器。5.2基本RS触发器5.2.1由与非门组成的基本RS触发器5.2.2由或非门组成的基本RS触发器5.2.1由与非门组成的基本RS触发器1.电路结构

两个与非门G1、G2的输入、输出端交叉相连，即可构成基本RS触发器，电路中有反馈线，即门电路的输入、输出端交叉耦合。2.工作原理R=1、S=0

当S=0时，不论为何值，都有Q=1；当R=1、

Q=1时,=0。2)R=0、S=1,则Q=0，=1。当触发器的两个输入端加入不同逻辑电平时，输出端Q和有两种互补的稳定状态。一般规定触发器Q端的状态作为触发器的状态。通常称触发器处于某种状态，实际是指它的Q端的状态。Q=1，=0时，称触发器处于1态，反之触发器处于0态。S=0、R=1使触发器置1，或称置位。因置位的决定性条件是S=0，故称S端为置1端。R=0、S=1使触发器置0，或称复位，称R端为置0端或复位端。3)R=S=1

当R、S都为1时，触发器维持原来状态不变。触发器保持状态时，输入端都加非有效电平（高电平），需要触发翻转时，须在某一输入端加一负脉冲，如S端加负脉冲使触发器置1，该脉冲信号回到高电平后，触发器仍维持1状态不变，相当于把S端某一时刻的电平信号存储起来，表明触发器有记忆功能。4)R=S=0

两个与非门的输出端Q和全为1，在两个输入信号都同时撤去（回到1）后，触发器的状态将不能确定是1还是0，因此这种状态为不定状态，应当避免。

把反映触发器次态Qn+1与输入信号及现态Qn之间的对应关系的表称为特性表。3.功能表两个与非门组成的基本RS触发器的功能表RSQ1010011010保持不变不能确定与非门组成的基本RS触发器的特性表RSQnQn+1功能000不用不允许001不用不允许0100置00110置01001置11011置11100保持1111保持

现态：指R、S

信号作用前Q端的状态，现态用Qn表示。也称初态。

次态：指R、S

信号作用后Q端的状态，次态用Qn+1表示。4.特性方程与非门组成的基本RS触发器的特性表RSQnQn+1功能000不用不允许001不用不允许0100置00110置01001置11011置11100保持1111保持011100不用不用RSQnQn+1RSQnRQnQn+1=+RQnS+R=1约束条件1)R=1、S=0：触发器处于0态，R端为置0端。2)R=0、S=1：触发器处于1态，S端为置1端。3)R=S=1：触发器处于既非1，又非0的不确定状态。4)R=S=0：电路保持原来状态不变。5.2.2由或非门组成的基本RS触发器1.电路结构或非门组成的基本RS触发器

触发器的触发信号是高电平有效，因此在逻辑符号方框外侧的输入端处没有小圆圈。2.工作原理

或非门组成的基本RS触发器的功能表RSQ1010011010不定不变3.功能表或非门组成的基本RS触发器的特性表RSQnQn+1功能0000保持0011保持0101置10111置11000置01010置0110不用不允许111不用不允许

同样,可以推出或非门组成的基本RS触发器的功能特性表。如右表所示。或非门组成的基本RS触发器的特性表RSQnQn+1功能0000保持0011保持0101置10111置11000置01010置0110不用不允许111不用不允许4.特性方程不用不用001110RSQnQn+1RSQnQn+1=S+QnSR=0约束条件QnS

基本RS触发器的特点电路结构简单，是触发器电路的基本形式；具有置1、置0和保持功能；电平直接控制触发器的输出状态；使用不便，使其抗干扰能力较低；由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间，即“一触即发”。R、S之间有约束，使应用受到限制。数码寄存器

数码寄存器有两个控制信号：清零指令CR和置数指令LD；4个输入端D0~D3；4个输出端Q0~Q3；清零是低电平有效，置数是高电平有效。

例5.2.1

用基本RS触发器和与非门构成四位二进制数码寄存器。解：2)置数

LD端加有效电平（高电平),置数后回低电平。

1)清零

CR加低电平，LD加低电平。CR信号撤去后，触发器转为不变状态。例5.2.2

运用基本RS触发器消除机械开关触点抖动引起的脉冲输出。解：机械开关的抖动现象

基本RS触发器构成机械开关去抖动电路解：例5.2.3

与非门构成的基本RS触发器的R、S的波形如下图，试绘出输出波形图。5.3同步触发器5.3.1同步RS触发器5.3.3同步JK触发器5.3.2同步D触发器5.3.4同步触发器的空翻

有时钟脉冲控制的触发器称为同步触发器，又称为钟控触发器或时钟触发器。这种触发器只有在时钟脉冲到来时，输出端才根据这时的输入信号改变状态。同步触发器可分为同步RS触发器、同步D触发器、同步JK触发器。5.3.1同步RS触发器

时钟(使能)信号控制电路基本RS触发器1.电路同步RS触发器的特性表RSQnQn+1功能00000101保持00110111输出状态同S状态11000100输出状态同S状态111101××不定2.特性表Qn+1=S+QnSR=0约束条件3.特性方程4.同步RS触发器的特点

1.始终电平控制。CP=1期间如果R、S受到干扰发生改变，触发器的状态也改变，其抗干扰能力较低；

2.R、S之间有约束，使应用受到限制。带有异步置位、复位端的同步RS触发器

在或端加入低电平，即可立即将触发器置1或置0，而不受时钟脉冲CP和输入信号R、S的控制。因此，将称为异步置位（置1）端，将称为异步复位（置0）端。

这两个异步控制端不能同时有效，且在时钟信号控制下正常工作时应使和处于高电平。再有用或将触发器置位或复位应当在CP=0的状态下进行，否则在或返回高电平后预置的状态不一定能保存下来。解：只有当CP为1时，控制门G3、G4打开，R、S的状态变化才会引起触发器状态的变化。因此，这种触发器的触发翻转只是被控制在一个时间间隔内（CP=1时），而不是控制在某一时刻进行。所以在CP=1期间S和R信号的变化都将引起触发器输出端状态的变化。例5.3.1

下图所示同步RS触发器的CP、R、S的波形如图所示，触发器的原始状态为Q=0，=1，试画出输出Q、的波形图。5.3.2同步D触发器

为避免同步RS触发器的输入信号同时为1，可在S和R之间接一个“非门”，信号只从S端输入，并将S端改称为数据输入端D。这种单输入的触发器称为同步D触发器，也称D锁存器。

同步D触发器同步D触发器的特性表CPDQnQn+1功能0×00保持0×111000置010101101置111113.特性方程1.逻辑电路2.特性表带有三态门的8D锁存器逻辑符号

使能信号为低电平时，三态门处于导通状态，允许数据输出，当其为高电平时，输出三态门断开，禁止输出。用作地址锁存器时，首先应使三态门的使能信号为低电平，这时，当控制端G为高电平时，锁存器输出（Q0～Q7）状态和输入端（D0～D7）状态相同；当控制端G为低电平时，输入端（D0～D7）的数据锁入Q0～Q7的8位锁存器中。

当CP＝0时，G3和G4被封锁，它们的输出均为1，由G1、G2构成的基本RS触发器保持原有状态。当CP＝1时，G3、G4解除封锁，输入J、K端的信号可控制触发器的状态。可将同步JK触发器看成同步RS触发器来分析。当J=K=0时，则R=S=0。JK触发器处于保持状态。当J=0，K=1时，JK触发器处于置0状态。5.3.3同步JK触发器同步JK触发器电路与逻辑符号

1.电路原理

当J=K=0时，则R=S=0,JK触发器处于保持状态。当J=0，K=1时，JK触发器处于置0状态。当J=1，K=0时，JK触发器处于置1状态。当J=K=1时，JK触发器处于翻转状态。同步JK触发器电路与逻辑符号1.电路原理2.特性表同步JK触发器的特性表JKQnQn+1功能说明00000101保持00110100置011000111置111110110翻转10110010Qn+1JKQn3.特性方程

同步RS触发器的基本RS触发器部分是由或非门构成的。由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号，而在CP=1期间R、S发生多次变化，所以触发器的状态也发生了多次翻转，同步触发器存在空翻，使其应用受到了限制。5.3.4同步触发器的空翻

当时钟脉冲CP为低电平(CP=0)时，触发器不接收输入信号，状态保持不变；当时钟脉冲CP为高电平(CP=1)时，触发器接受输入信号，状态发生转换。这种同步方式称为电位触发方式。

为提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CP信号下降沿（或上升沿）到达时刻输入信号的状态，而其它时间输入信号的变化对触发器的次态没有影响，于是就产生了边沿触发器。即触发器接收的是时钟脉冲CP的某一约定沿(上升沿或下降沿)来到时的输入数据,其它时间触发器不接收数据。即边沿触发。5.4边沿触发器5.4.1TTL边沿JK触发器5.4.2维持阻塞D触发器5.4.3T触发器和T’触发器5.4.4CMOS边沿触发器5.4.1TTL边沿JK触发器1.电路原理

边沿JK触发器的电路结构形式较多，以下图所示电路结构为例，说明其工作原理和特点。边沿JK触发器（1）CP=0，一方面G12、G22被CP信号封锁，另一方面，G3、G4也被CP信号封锁，不论J、K为何状态，G3、G4门的输出总为1，于是G13、G23打开，使G11、G21形成交叉耦合的保持状态，输出Q、状态保持不变，触发器处于稳定状态。边沿JK触发器CP由0变1时，触发器不翻转,为接受输入信号做准备。设Q=0，,在CP由0变1时，G22的输出先由0变1，使Q=0

，

,G3、G4门打开。(3)CP由1变0时，触发器翻转。设J=1，K=0，则Q3=0，Q4=1，G22、G23的输出均为0，当CP下降沿到来时，G22的输出由1变0,使Q=1，触发器翻转。

总之，该触发器在CP下降沿前接受信息，在下降沿触发翻转，下降沿后触发器被封锁。边沿JK触发器的功能表CPJKQnQn+1功能说明×↓↓↓↓↓↓↓↓××0000101001011111×01010101Qn01110010保持保持保持置1置1置0置0翻转翻转2.特性表10110010Qn+1JKQn3.特性方程（CP下降沿有效）备注Qn+1QnKJCP翻转10011111↓置111010111↓置000011011↓保持01010011↓异步置00×××01×异步置11×××10×不确定1*×××00×集成JK触发器74LS112功能特性表74LS11274LS112逻辑图

边沿JK触发器的特点：（1）边沿JK触发器具有置位、复位、保持（记忆）和计数功能；（2）边沿JK触发器属于脉冲触发方式，触发翻转只在时钟脉冲的下降沿(有的是上升沿)发生；（3）由于接收输入信号的工作在CP下降沿(有的是上升沿)

前完成，在下降沿(上升沿)触发翻转，在下降沿(上升沿)后触发器被封锁，抗干扰性能好，工作速度快。

当触发器置1时，利用内部产生的信号维持置1信号的存在，同时阻塞由于输入变化产生的置0信号，保证触发器可靠的置1；而当触发器置0时，则维持置0信号，同时阻塞置1信号，保证触发器可靠的置0。5.4.2维持阻塞D触发器维持阻塞D触发器1.电路原理（1）CP=0时，触发器的输出状态保持不变。同时，接收输入信号D，Q4=，Q1=D。D信号进入触发器，为触发器状态刷新做好准备。DDD（2）当CP由0变1时触发器翻转。这时G2、G3打开，其输出Q2=,Q3=D,Q2、Q3两者状态永远是互补的，其中必定有一个为0。由基本RS触发器的逻辑功能可知，触发器状态按此前D的值刷新。1.电路原理DDD置1维持线置0阻塞线(3)当CP=1,D信号不影响Q3、Q2的状态，Q的状态不变。

若Q=1,则Q2=0使Q1=1,保证了Q可靠置1,故称置1维持线。若Q=0,则Q2=1,Q3=0,使Q4=1,既阻塞了D=1信号进入触发器的路径，又与CP=1，Q2=1共同作用，将Q3维持为0，而将触发器维持在0状态，故将Q3至G4的反馈线称为置1阻塞、置0维持线。置1阻塞、置0维持线(1)电路与逻辑符号2.特性表维持阻塞D触发器的功能表CPDQnQn+1×↑↑↑↑×0011×0101Qn00113.特性方程（CP上升沿有效）4.带置位复位端的维持阻塞D触发器(2)功能特性表Qn+1=D11011111↑↑不定置1置0备注×××D0101*00001×××Qn+1CP表5.4.4具有置位复位端的维持阻塞D触发器的功能表(3)74LS74引脚排列图解：在CP的上升沿观察一下、及D的值，由表5.4.4可以很轻松的得到Q的输出波形。例5.4.1

已知双D触发器74LS74的CP、、及D端波形如下图所示，试画出输出端Q的波形。双D触发器74LS74的端波形图

控制信号T=1时，每来一个CP脉冲，它的状态就翻转一次，进行计数;T=0时，保持原状态不变。具备这种逻辑功能的触发器称为T触发器。5.4.3T触发器和T’触发器1.T触发器

将JK触发器的J和K相连作为T触发器的输入端T，就构成了T触发器。使即JK触发器的特性方程中

J=K=T：T=1,计数T=0,保持T触发器逻辑符号JK触发器接成T触发器2)特性方程1)电路

实际应用中没有单独的集成T触发器，T触发器通常由JK触发器或D触发器连接而成。T触发器的功能表TQnQn+1功能000101保持110110翻转3)功能表2.T’触发器T触发器的输入端固定接高电平，即T≡1时，称为T’触发器。所以T’触发器总是处于计数状态。其特性方程：例5.4.2

画出T触发器当T=1或T’触发器的波形（假定下降沿有效）解:5.4.4CMOS边沿触发器CMOSD触发器的电路结构与逻辑符号CMOS传输门可构成基本RS触发器、JK触发器、D触发器等,一般为边沿触发器。1.电路CMOSD触发器电路

当CP=0时，C=0，=1时，TG1导通，TG2截止，Q’=D。TG3截止、TG4导通，Q保持不变。

CP上升沿到来时,TG1截止，TG2导通，左边触发器维持原态。同时，TG3导通，TG4截止，左边触发器的状态送入右边的触发器。

C和对调,变为下降沿触发。2.原理111↑101↑010↑000↑×××DCPCOMSD触发器的特性表3.特性表4.特性方程

主从触发器由两级触发器构成，其中一级接收输入信号，其状态直接由输入信号决定，称为主触发器，还有一级的输入与主触发器的输出连接，其状态由主触发器的状态决定，称为从触发器。主触发器和从触发器分别受互补的脉冲时钟控制。5.5主从触发器5.5.1主从RS触发器5.5.2主从JK触发器5.5.3主从JK触发器的一次翻转现象

（1）当CP=1，G7、G8门打开，接收R、S端的信号，使主触发器发生动作；由于CP’=0，从触发器保持原状态不变。（2）当CP=0,主触发器状态保持不变；由于CP’=1，G3、G4门打开，接收主触发器原状态信号，使从触发器发生动作，使整个触发器处于某一确定状态。

主从RS触发器状态的翻转发生在CP脉冲的下降沿，即CP由１跳变到0的时刻。在CP=１期间触发器的状态保持不变。从而解决了同步RS触发器的空翻问题。5.5.1主从RS触发器主从RS触发器

其功能与同步RS触发器相同，其特性表、特性方程与同步RS触发器也相同。

主从RS触发器的特性表特性方程：主从RS触发器的特点

（1）主从触发器的翻转是在CP由1变0时刻（CP下降沿）发生的。CP一旦变为0后，主触发器被封锁，其状态不再受R、S影响，因此不会有空翻现象。（2）仍存在着约束问题，即在CP＝1时，输入信号R、S变化会引起主从触发器输出多次改变，因此R、S不能同时为1。例5.5.1

在下图所示的主从RS触发器中，若CP、S和R的电压波形如图所示，试求出Q和端的电压波形。设触发器的初始状态为0。解：在CP=1期间，输入信号没有发生变化，则可在时钟的负跳沿到来时，由特性方程算出触发器的次态，从而画出Q端的波形，而不必画出主触发器Q’端的波形；如果在CP=1期间，输入信号发生变化多次变化，则根据输入信号画出主触发器Q’端的波形。在时钟的跳沿（负跳沿或正跳沿）将主触发器的状态移入从触发器之中。Q和端的电压波形如图。TTL集成主从RS触发器74LS71集成RS触发器74LS71功能表SDRDCP1S1RQ备注LH×××HL↓××HH↓LLHH↓HLHH↓LHHLQnHL置1置0保持置1置0HH↓HH不定74LS7174LS7174LS71逻辑符号和引脚图

集成主从RS

触发器特点：（1）具有直接预置、直接清零功能。预置和清零与CP无关。（2）正常工作时，预置端和清零端必须都加高电平，且要输入时钟脉冲。（3）功能与同步RS触发器的功能一致。5.5.2主从JK触发器1.电路原理

（1）当CP=1时，，从触发器被封锁，输出状态不变化。主触发器从触发器SR

（2）当CP=0时，，主触发器维持原态；从触发器输入门被打开，将主触发器的状态转移到从触发器的输出端，从触发器的状态和主触发器一致。2.特性方程：(CP下降沿有效)3.特性表主从JK触发器的特性表4.波形图例5.5.2

设负跳沿触发的主从JK触发器的时钟脉冲和J、K信号的波形如下图所示，画出输出端Q的波形。设触发器的初始状态为0。解：主从JK触发器特点：

（1）具有置位、复位、保持（记忆）和计数功能。（2）主从JK触发器只在时钟脉冲的负跳变沿触发翻转。

（3）不存在约束条件。

5.5.3主从JK触发器的一次翻转现象CP=1期间，主触发器只翻转一次(从0变为1或从1变为0，不含保持状态)。此后若J、K端发生变化，主触发器状态也不变化。例5.5.3

负跳沿触发主从JK触发器的时钟信号CP和输入信号J、K的波形如下图所示，信号J的波形图上用虚线标出了有一干扰信号，画出考虑干扰信号影响的Q端的输出波形。设触发器的初始状态为1。

第二个CP=1期间，Q=0,信号J有一个正跳沿的干扰,使G7=0,G5=1,当干扰过去后,J回到0,G7回到1,已经不能使G5发生改变,即G5只翻转一次,使本应输出0却输出1,产生输出错误。若Q=1,CP=1,信号K出现正跳沿干扰也会产生一次翻转现象。解：【触发器的逻辑功能】

触发器的逻辑功能是指次态与现态、输入信号之间的逻辑关系，可用特性表、特性方程或状态图来描述。逻辑功能的不同分为RS触发器、JK触发器、T触发器和D触发器等。1.RS触发器或非门组成的基本RS触发器的特