《计算机组成原理》复习资料 (一)

《计算机组成原理》课程考试复习资料

形考任务1

一、单项选择题(每小题6分，共36分)

下列数中最小的数是。B

A.(1010011)2B.(42)8C.(10011000)BCDD.

(5A)16

某计算机字长16位，采用补码定点小数表示，符号位为1位，数值

位为15位，则可表示的最大正小数为,最小负小数为oC

A.-Q-2-15)

B.+(产-1),-(1-2-16)

C.

D.+(2”-1),-(1-2-15)

两个补码数相加，在符号位相同时有可能产生溢出，符号位不同

时oD

A.会产生溢出B.也有可能产生溢出C.不一定会产生溢出

D.一定不会产生溢出

己知［X］原=010100,窃］反=oA

A.010100B.001011C.101011D.101100

已知［X］原=110100,［X］补二oD

A.110100B.001011C.101011D.101100

已知［X］原二110100,［X］移二oB

A.101100B.001100C.101011D.011011

二、多项选择题（每小题9分，共36分）

机器数中，零的表示形式不唯一的是oACD

A.原码B.补码C.移码D.反码

ASCII编码oBC

A.是8位的编码B.是7位的编码C.共有128个字符

D.共有256个字符E.有64个控制字符

相对补码而言，移码oBD

A.仅用于表示小数B.仅用于浮点数的阶码部分C.仅用于浮

点数的尾数部分

D.1表示正号，0表示负号

当码距d=4时，海明校验码具有oABDF

A.检错能力B.纠错能力C.只能发现1位错，但不能纠错

D.能发现1位错，并纠正1位错E.能发现2位错，并纠正1位

错F.能发现2位错，并纠正2位错

三、判断题（每小题7分，共28分）

定点数的表示范围有限，如果运算结果超出表示范围，称为溢出。对

浮点数数的表示范围取决于尾数的位数，精度取决于阶码的位数。错

奇偶校验码可以检测出奇数个位的错误，但不能确定出错的位置。对

两补码相加，采用1位符号位，当最高位有进位时表示结果产生溢出。

错

单选题

加法器采用并行进位的目的是_____oB

A.提高加法器的速度B.快速传递进位信号C.优化加法器结构

D.增强加法器功能

组成一个运算器需要多个部件,但下面所列不是组成运算器的

部件。D

A.状态寄存器B.数据总线C.算术逻辑运算单元D.地址寄存

器

运算器的主要功能是进行oC

A.逻辑运算B.算术运算C.逻辑运算和算术运算D.只作加法

浮点数范围和精度取决于oA

A.阶码的位数和尾数的位数B.阶码采用的编码和尾数的位数

C.阶码和尾数采用的编码D.阶码采用的位数和尾数的编码

逻辑运算中的“逻辑加”是指。B

A.与运算B.或运算C.非运算D.异或运算

下列说法正确的是。D

A.采用双符号位补码进行加减运算可以避免溢出

B.只有定点数运算才有可能溢出，浮点数运算不会产生溢出

C.只有将两个正数相加时才有可能产生溢出

D.只有带符号数的运算才有可能产生溢出

请从下面表示浮点运算器的描述中选出描述正确的句子是oAC

A.浮点运算器可用两个定点运算器部件来实现

B.阶码部件可实现加、减、乘、除四种运算

C.阶码部件只进行阶码相加、相减和比较操作

D.尾数部件只进行乘法和除法运算

对于阶码和尾数都用补码表示的浮点数，判断运算结果是否为规格化,

错误的方法是oABC

A.阶符和数符相同B.阶符和数符相异C.数符与尾数小数点后

第一位数字相同

D.数符与尾数小数点后第一位数字相异

运算器内部寄存器的个数与系统运行的速度无关。（）错

MIPS计算机的运算器部件，主要由128个寄存器组成的寄存器堆和

一个执行数据运算的ALU组成。（）对

运算器芯片Am2901包含三组三位控制信号，分别用来控制8种运算

功能，8个数据来源和选择运算结果并输出的功能。（）对

浮点数数的表示范围取决于尾数的位数，精度取决于阶码的位数。

（）错

单选题

计算机硬件能直接识别和运行的只能是程序。A

A.机器语言B.汇编语言C.高级语言D.VHDL

输入输出指令的功能是0C

A.进行算术运算和逻辑运算B.进行主存与CPU之间的数据传送

C.进行CPU和I/O设备之间的数据传送D.改变程序执行的顺序

指令执行时无需访问内存寻找操作数的寻址方式是oD

A.直接寻址方式B.间接寻址方式C.变址寻址方式D.立即数

寻址方式

变址寻址方式中，操作数的有效地址等于内容加上形式地址。

B

A.基址寄存器B.变址寄存器C.堆栈寄存器D.程序计数器

相对寻址方式中，若指令中地址码为X,则操作数地址为oB

A.XB.（PC）+XC.基地址+XD.变址寄存器内容+X

堆栈寻址的原则是。C

A.先进先出B.后进后出C.后进先出D.随意进出

指令中用到的数据可以来自oACE

A.通用寄存器B.微程序存储器C.输入输出接口D.指令寄存

器E.内存单元F.磁盘

指令系统中采用不同的寻址方式的目的是。DEF

A.降低指令译码的难度B.提高指令读取的速度C.实现程序控

制

D.缩短指令字长E.扩大寻址空间F.提高编程灵活性

一个指令周期通常包含读取指令、指令译码、ALU执行、内存读写和

数据写回5个步骤。（错）

计算机的指令越多，功能越强越好。（错）

直接寻址是在指令字中直接给出操作数本身而不再是操作数地址。

（错）

基地址寻址方式中，操作数的有效地址等于基址寄存器内容加上形式

地址。（对）

单选题

控制器的功能是oB

A.执行语言翻译B.向计算机各部件提供控制信号C.支持汇编

程序D.完成数据运算

在控制器中，部件能提供指令在内存中的地址，服务于读

取指令，并接收下条将被执行的指令的地址。D

A.指令指针IPB.地址寄存器ARC.指令寄存器IRD.

程序计数器PC

每一条指令的执行时通常有①读取指令、②执行指令、③分析指令等

几个步骤，他们的执行顺序应该是。B

A.①读取指令、②执行指令、③分析指令B.①读取指令、③分析

指令、②执行指令

C.③分析指令、②执行指令、①读取指令D.②执行指令、①读取

指令、③分析指令

硬连线控制器中，使用来区别指令不同的执行步骤。C

A.节拍发生器B,指令寄存器C.程序计数器D.控制信号形成

部件

微程序控制器中，机器指令与微指令的关系是。D

A.一条微指令由若干条机器指令组成

B.一段机器指令组成的程序可由一条微指令来执行

C.每一条机器指令由一条微指令来执行

D.每一条机器指令由一段用微指令编成的微程序来解释执行

指令流水线需要处理好3个方面问题。A

A.结构相关、数据相关、控制相关B.结构相关、数据相关、逻辑

相关

C.结构相关、逻辑相关、控制相关D.逻辑相关、数据相关、控制

相关

中央处理器包括。AB

A.运算器B.控制器C.主存储器D.输入输出接口

下列正确的是oABC

A.取指令操作是控制器固有的功能，不需要根据指令要求进行

B.指令长度相同的情况下，所有取指令的操作都是相同的

C.单总线CPU中，一条指令读取后PC的值是下一条指令的地址

D.计算机中一个字的长度是16位

程序计数器PC主要用于解决指令的执行次序。（对）

微程序控制器的运行速度一般要比硬连线控制器更快。（错）

每个指令执行步骤，控制器都将为计算机的各部件产生一个控制信号。

（错）

计算机的流水线中，每个阶段只完成一条指令的一部分功能，不同阶

段并行完成流水线中不同指令的不同功能。（对）

单选题

下列部件（设备）中，存取速度最快的是。B

A.光盘存储器B.CPU的寄存器C.软盘存储器D,硬盘存储器

某SRAM芯片，其容量为1KX8位，加上电源端和接地端，该芯片引

出线的最少数目应为oD

A.23B.25C.50D.20

在主存和CPU之间增加Cache的目的是。C

A.扩大主存的容量B.增加CPU中通用寄存器的数量C.解决CPU

和主存之间的速度匹配

D.代替CPU中的寄存器工作

RAM芯片串联的目的是，并联的目的是B

A.增加存储器字长，提高存储器速度B.增加存储单元数量，增加

存储器字长

C.提高存储器速度，增加存储单元数量D.降低存储器的平均价

格，增加存储器字长

和辅助存储器相比，主存储器的特点是。A

A.容量小，速度快，成本高B.容量小，速度快，成本低

C.容量小，速度慢，成本高D.容量大，速度快，成本高

采用虚拟存储器的目的是为了。B

A.给用户提供比主存容量大得多的物理编程空间

B.给用户提供比主存容量大得多的逻辑编程空间

C.提高主存的速度

D.扩大辅存的存取空间

停电后存储的信息将会丢失。ABC

A.静态存储器B,动态存储器C.高速缓冲存储器D.只读存储

器

对主存储器的基本操作包括oAB

A.读出信息B.写入信息C.清除信息D.转移信息

存储芯片中包括存储体、读写电路、地址译码电路和控制电路。

（对）

使用高速缓存是为了提高主存的容量。（错）

使用高速缓存是为了提高主存的容量。（错）

在Cache的地址映像中，全相联映像是指主存中的任意一字块均可映

像到Cache内任意一字块位置的一种映像方式。（对）

单选题

在数据传送过程中，数据由串行变并行或由并行变串行，这种转换是

由接口电路中的______实现的。B

A.锁存器B.移位寄存器C.数据寄存器D.状态寄存器

在独立编址方式下，存储单元和I/O设备是靠来区分的。A

A.不同的地址和指令代码B.不同的数据和指令代码C.数据寄

存器D.状态寄存器

随着CPU速度的不断提升，程序查询方式很少被采用的原因是

D

A.硬件结构复杂B.硬件结构简单C.CPU与外设串行工作D.

CPU与外设并行工作

中断允许触发器用来_____oD

A.表示外设是否提出了中断请求B.CPU是否响应了中断请求

C.CPU是否正在进行中断处理D.开放或关闭可屏蔽硬中断

在采用DMA方式的1/（）系统中，其基本思想是在—之间建立直接的

数据通路。B

A.CPU与外设B.主存与外设C.CPU与主存D.外设与外设

周期挪用方式常用于______的输入输出中。A

A.直接存储器访问方式B.程序查询方式C.程序中断方式D.

I/O通道方式

主机和外设可以并行工作的方式是oBCD

A.程序查询方式B.程序中断方式C.直接存储器访问方式D.

I/O通道方式

计算机的总线接口中，串行总线的特点是oABD

A.成本低B.线数少C,速度快D.传输距离长

判断题

按数据传送方式的不同，计算机的外部接口可分为串行接口和并行接

口两大类。（对）

在三总线计算机系统中，外设和主存单元统一编制，可以不使用I/O

指令。（错）

中断服务程序的最后一条指令是中断返回指令。（对）

同步通信方式下，所有设备都从同一个时钟信号中获得定时信息。

（对）

《计算机组成原理》期末复习资料汇总

一、名词解释

微程序：是指能实现一条机器指令功能的微指令序列。

微指令：在机器的一个CPU周期内，一组实现一定操作功能的微命令

的组合。

微操作：执行部件在微命令的控制下所进行的操作。

加减交替法：除法运算处理中对恢复余数法来说，当余数为正时，商

“1”，余数左移一位，减除数；当余数为负时，商“0”，余数左移一

位，加除数。

有效地址：EA是一16位无符号数，表示操作数所在单元到段首的距

离即逻辑地址的偏移地址.

形式地址：指令中地址码字段给出的地址，对形式地址的进一步计算

可以得到操作数的实际地址。

相容性微操作：在同一CPU周期中，可以并行执行的微操作。

相斥性微操作：在同一CPU周期中，不可以并行执行的微操作。

PLA：ProgrammableLogicArrays,可编程逻辑阵列。

PAL：ProgrammableArrayLogic,可编程阵列逻辑。

GAL：GenericArrayLogic,通用阵列逻辑。

CPU：CentralProcessingUnit,中央处理器。一块超大规模的集成

电路，是一台计算机的运算核心和控制核心。

RISC：ReducedInstructionSetComputer,精简指令系统计算机。

CISC：ComplexInstructionSetComputer,复杂指令系统计算机。

ALU：ArithmeticLogicUnit,算术逻辑单元。CPU执行单元，用来

完成算术逻辑运算。

二、选择题

1.没有外存储器的计算机监控程序可以存放在(B)。

A.RAMB.ROMC.RAM和ROMD.CPU

2.完整的计算机系统应包括(D)o

A.运算器.存储器.控制器B.外部设备和主机

C.主机和使用程序D.配套的硬件设备和软件系统

3.在机器数(BC)中，零的表示形式是唯一的。

A.原码B.补码C.移码D,反码

4.在定点二进制运算器中，减法运算一般通过(D)来实现。

A.原码运算的二进制减法器B.补码运算的二进制减法器

C.原码运算的十进制加法器D.补码运算的二进制加法器

5.某寄存器中的值有时是地址，因此只有计算机的(C)才能识

别它。

A.译码器B.判断程序C.指令D.时序信号

6.下列数中最小的数为(C)。

A.(101001)2B.(52)8C.(101001)BCDD.(233)16

7.若浮点数用补码表示，则判断运算结果是否为规格化数的方法是

(C)。

A.阶符与数符相同为规格化数

B.阶符与数符相异为规格化数

C.数符与尾数小数点后第一位数字相异为规格化数

D.数符与尾数小数点后第一位数字相同为规格化数

8.补码加减法是指（C）。

A.操作数用补码表示，两数尾数相加减，符号位单独处理.，减法用

加法代替

B.操作数用补码表示，符号位与尾数一起参与运算，结果的符号与

加减相同

C.操作数用补码表示，连同符号位直接相加减，减某数用加某数的

补码代替，结果的符号在运算中形成

D.操作数用补码表示，由数符决定两尾数的操作，符号位单独处理

9.运算器虽然由许多部件组成，但核心部件是（B）。

A.数据总线B.算术逻辑运算单元

C.多路开关D.累加寄存器

10.指令系统中采用不同寻址方式的目的主要是（B）。

A.实现存储程序和程序控制

B.缩短指令长度，扩大寻址空间，提高编程灵活性

C.可以直接访问外存

D.提供扩展操作码的可能并降低指令译码难度

11.指令的寻址方式有顺序和跳转两种方式，采用跳转寻址方式,

可以实现（D）。

A.堆栈寻址B.程序的条件转移

C.程序的无条件转移D.程序的条件转移或无条件转移

12.微程序控制器中，机器指令与微指令的关系是（B）o

A.每一条机器指令由一条微指令来执行

B.每一条机器指令由一段由微指令编程的微程序来解释执行

C.一段机器指令组成的程序可由一条微指令来执行

D.一条微指令由若干个机器指令组成

13.用以指定将要执行的指令所在地址的是（B）。

A.指令寄存器B.程序计数器C.数据寄存器D.累

加器

14.常用的虚拟存储系统由（B）两级存储器组成，其中辅存

是大容量的磁表面存储器。

A.cache-主存B.主存-辅存C.cache-辅存D.通

用寄存器-cache

15.RISC访内指令中，操作数的物理位置一般安排在（D）o

A.栈顶和次栈顶B.两个主存单元

C.一个主存单元和一个通用寄存器D.两个通用寄存器

16.CPU中跟踪指令后继地址的寄存器是（C）。

A.地址寄存器B.指令计数器C.程序计数器D.指

令寄存器

17.单级中断系统中，CPU一旦响应中断，立即关闭（C）标

志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进

行干扰。

A.中断允许B.中断请求C.中断屏蔽D.DMA请

求

18.下面操作中应该由特权指令完成的是（B）。

A.设置定时器的初值B.从用户模式切换到管理员模式

C.开定时器中断D.关中断

19.主存贮器和CPU之间增加cache的目的是（A）。

A.解决CPU和主存之间的速度匹配问题

B.扩大主存贮器容量

C.扩大CPU中通用寄存器的数量

D.既扩大主存贮器容量，又扩大CPU中通用寄存器的数量

20.单地址指令中为了完成两个数的算术运算，除地址码指明的一

个操作数外，另一个常需采用（C）。

A.堆栈寻址方式B.立即寻址方式C.隐含寻址方式

D.间接寻址方式

21.为了便于实现多级中断，保存现场信息最有效的办法是采用

（B）。

A.通用寄存器B.堆栈C.存储器D.外存

22.某DRAM芯片，其存储容量为512Kx8位，该芯片的地址线和

数据线的数目是（D）。

A.8,512B.512,8C.18,8D.19,8

解析：

内存的地址线跟内存的容量有关，类似于有1万个人有电话一，电话号

码就至少得5位一样，只不过区别是电脑内部用二进制而不是十进

制。内存的容量有多少，是用多少个二进制数表示，那么地址线的条

数就是多少个，比如容量是4位的，用两个2进制数表述，那么地址

线就是2条，8位的，用三个2进制数表示，地址线就应该是3条,

这样推下来，内容容量是能用多少个二进制数表示，相当于1个二进

制数的2的多少次，那么地址条数就是多少。512k应该指的是512KB,

相当于4Mb（按照1比8换算），需要用22位二进制数表示，相当于

2的22次，所以用22条地址线。数据线指一次传输的数据的宽度,

8位的宽度应该用8根数据线。

23.定点运算器用来进行（B）。

A.十进制加法运算B.定点数运算

C.浮点数运算D.既进行定点数运算也进行浮点数

运算

24.直接.间接.立即3种寻址方式指令的执行速度，由快至慢的

排序是（C）。

A.直接.立即,间接B.直接.间接.立即

C.立即.直接.间接D.立即.间接.直接

25.寄存器间接寻址方式中，操作数处在（B）。

A.通用寄存器B.主存单元

C.程序计数器D.堆栈

26.微指令执行的顺序控制问题，实际上是如何确定下一条微指令

的地址问题。通常采用的一种方法是断定方式，其基本思想是（C）。

A.用程序计数器PC来产生后继微指令地址

B.用微程序计数器WC来产生后继微指令地址

C.通过微指令顺序控制地段由设计者指定或者由设计者指定的判断

字段控制产生后继微指令地址

D.通过指令中指定一个专门字段来控制产生后继微指令地址

27.两补码相加，采用1位符号位，当（D）时，表示结果溢

出。

A.符号位有进位B.符号位进位和最高数位进位异或结果为0

C.符号位为1D.符号位进位和最高数位进位异或结果为1

28.某单片机字长32位，其存储容量为4MBo若按字编址，它的寻

址范围是（A）o

A.IMB.4MBC.4MD.1MB

解析问题：

1.某计算机字长为32位,其存储容量为16MB,若按双字编址,它的寻

址范围是多少

2.某机字长为32位,存储容量为64MB,若按字节编址.它的寻址范围

是多少？

解答：

我的方法是全部换算成1位2进制的基本单元来算。先计算总容量,

如第一题中是16mb中，一B为8位，也就是8个一位基本单元组成，

16M二2八24位二2-24个一位基本单元。所以总的基本单元是2-24*8。

一个字长是n位，就是说一个字是由n个一位基本单元组成。按照字

来编址就是说由一个字所包含的一位基本单元的个数作为一个地址

单元，它对应一个地址。同理，双字编址就是两个字所包含的的基本

单元数作为一个地址单元。由于一个字节（1B）永远是8位，所以按

字节编址永远是8个一位基本单元作为一个地址单元。寻址范围就是

说总共有多少个这样的地址。

第一题中一个字长是32位,对于按字编址来说一个地址单元有32个

基本单元，按双字编址则是一个地址单元有64个，按字节是8个，

总容量是2-24*8个。所以按字编址的地址数是2-24*8/32个，按双

字是2-24*8/64个，按字节是2-24*8/8个。因此，第一题答案是

2^21=2Mo

同理，第二题答案是2-26*8/8=2-26=64M。

29.某SRAM芯片，其容量为1MX8位，除电源和接地端外，控制

端有E和R/W#,该芯片的管脚引出线数目是（D）。

A.20B.28C.30D.32

这个题目其实就是要计算地址总线和数据总线的引脚数。

既然是8位宽带，那数据线引脚就要8个，1M个存储单元需要20根

地址线，因为2的20次方等于1M,所以这个芯片的引脚数目至少为

1+1+1+1+8+20=32（电源+地+E+R/W+数据线+地址线）

30.存储单元是指（B）。

A.存放1个二进制信息位的存储元B.存放1个机器字的所有

存储元集合

C.存放1个字节的所有存储元集合D.存放2个字节的所有存

储元集合

31.指令周期是指（C）o

A.CPU从主存取出一条指令的时间

B.CPU执行一条指令的时间

C.CPU从主存取出一条指令加上执行一条指令的时间

D.时钟周期时间

32.中断向量地址是（C）o

A.子程序入口地址B.中断服务程序入口地址

C.中断服务程序入口地址指示器D.列行程序入口地址

33.从信息流的传输速度来看，（A）系统工作效率最低。

A.单总线B.双总线C.三总线D.多总线

34.同步控制是（C）o

A.只适用于CPU控制的方式B.只适用于外围设备控制的方

式

C.由统一时序信号控制的方式D.所有指令执行时间都相同的

方式

35.采用DMA方式传送数据时，每传送一个数据，就要占用一个

（C）的时间。

A.指令周期B.机器周期C.存储周期D.总线周期

36.计算机硬件能直接执行的是（C）。

A.符号语言B.汇编语言C.机器语言D.机器语言和汇

编语言

37.运算器的核心部件是（C）。

A.数据总线B.数据选择器C.算术逻辑运算部件D.累

加寄存器

38.对于存储器主要作用，下面说法是正确（C）。

A.存放程序B.存放数据C.存放程序和数据D.存

放微程序

39.至今为止，计算机中所含所有信息仍以二进制方式表示，其原

因是（C）。

A.节约元件B.运算速度快C.物理器件性能决定D.信

息处理方便

40.CPU中有若干寄存器，其中存放存储器中数据的寄存器是

（A）。

A.地址寄存器B.程序计数器C.数据寄存器D.指令寄

存器

41.CPU中有若干寄存器，其中存放机器指令的寄存器是（D）。

A.地址寄存器B.程序计数器C.指令寄存器D.数据寄

存器

42.CPU中有若干寄存器，存放CPU将要执行的下一条指令地址的

寄存器是（C）。

A.地址寄存器B.数据寄存器C.程序计数器D.指令

寄存器

43.CPU中程序状态寄存器中的各个状态标志位是依据（C）

来置位的。

A.CPU已执行的指令B.CPU将要执行的指令

C.算术逻辑部件上次的运算结果D.累加器中的数据

44.为协调计算机各部件的工作，需要（B）来提供统一的时

钟。

A.总线缓冲器B.时钟发生器C.总线控制器D.操作

命令发生器

45.能发现两位错误并能纠正一位错的编码是（A）。

A.海明码B.CRC码C.偶校验码D.奇校验码

46.下列存储器中，速度最慢的是（C）o

A.半导体存储器B.光盘存储器C.磁带存储器D.硬

盘存储器

47.下列部件设备中，存取速度最快的是（B）。

A.光盘存储器B.CPU的寄存器C.软盘存储器D.硬盘存

储器

48.某一SRAM芯片，容量为16Kx1位，则其地址线条数下面哪项

正确（C）o

A.18根B.16K根C.14根D.22根

49.计算机的存储器采用分级存储体系的目的是（D）。

A.便于读写数据B.减小机箱的体积

C.便于系统升级D.解决存储容量.价格与存取速度间的矛盾

50.在Cache的地址映射中，若主存中的任意一块均可映射到

Cache内的任意一快的位置上，下面哪项符合这种特点（B）。

A.直接映射B.全相联映射C.组相联映射D.混合映

射

51.指令系统中采用不同寻址方式的目的主要是（B）。

A.实现程序控制和快速查找存储器地址

B.缩短指令长度，扩大寻址空间，提高编程灵活性

C.可以直接访问主存和外存

D.降低指令译码难度

52.CPU组成中不包括（D）o

A.指令寄存器B.地址寄存器C.指令译码器D.地

址译码器

53.程序计数器PC在下面（C）部件中。

A.运算器B.存储器C.控制器D.I/O接口

54.CPU内通用寄存器的位数取决于（B）。

A.存储器容量B.机器字长C.指令的长度D.CPU

的管脚数

55.以硬件逻辑电路方式构成的控制器又称为（B）o

A.存储逻辑型控制器B.组合逻辑型控制器C.微程序控制

器D.运算器

56.直接转移指令的功能是将指令中的地址代码送入（C）部

件中。

A.累加器B.地址寄存器C.PC寄存器D.存储器

57.状态寄存器用来存放（B）o

A.算术运算结果B.算术.逻辑运算及测试指令的结果状态

C.运算类型D.逻辑运算结果

58.微程序放在（D）。

A.指令寄存器B.RAMC.内存D.控制存储器

59.主机，外设不能并行工作的方式是（B）。

A.中断方式B.程序查询方式C.通道方式D.DMA方式

60.禁止中断的功能可由（D）来完成。

A.中断触发器B.中断禁止触发器

C.中断屏蔽触发器D.中断允许触发器

61.在微机系统中，主机与高速硬盘进行数据交换一般用（C）。

A.程序中断控制B.程序直接控制C.DMA方式D.通道

方式

62.DMA方式数据的传送是以（C）为单位进行的。

A.字节B.字C.数据块D.位

63.DMA方式在（A）之间建立的直接数据通路。

A.主存与外设B.CPU与外设C.外设与外设D.CPU

与主存

64.冯・诺依曼机工作方式的基本特点是（B）。

A.多指令流单数据流B.按地址访问并顺序执行指令

C.堆栈操作D.存储器按内部选择地址

65.针对8位二进制数，下列说法中正确的是（B）。

A.—127的补码为10000000B.—127的反码等于0的移

码

C.+1的移码等于一127的反码D.0的补码等于一1的反码

66.计算机系统中采用补码运算的目的是为了（C）。

A.与手工运算方式保持一致B.提高运算速度

C.简化计算机的设计D.提高运算的精度

67.长度相同但格式不同的2种浮点数,假设前者阶码长.尾数短,

后者阶码短.尾数长，其他规定均相同，则它们可表示的数的范围和

精度为（B）。

A.两者可表示的数的范围和精度相同

B.前者可表示的数的范围大但精度低

C.后者可表示的数的范围大且精度高

D.前者可表示的数的范围大且精度高

68.在浮点数原码运算时，判定结果为规格化数的条件是（D）。

A.阶的符号位与尾数的符号位不同B.尾数的符号位与最高数

值位相同

C.尾数的符号位与最高数值位不同D.尾数的最高数值位为1

69.若浮点数用补码表示，则判断运算结果是否为规格化数的方法

是（C）。

A.阶符与数符相同

B.阶符与数符相异

C.数符与尾数小数点后第1位数字相异

D.数符与尾数小数点后第1位数字相同

70.在定点运算器中，无论采用双符号位还是单符号位，必须有

（C），它一般用（）来实现。

A.译码电路，与非门B.编码电路，或非门

C.溢出判断电路，异或门D.移位电路，与或非门

71.在定点数运算中产生溢出的原因是（C）0

A.运算过程中最高位产生了进位或借位

B.参加运算的操作数超出了机器的表示范围

C.运算的结果超出了机器的表示范围

D.寄存器的位数太少，不得不舍弃最低有效位

72.存储周期是指（C）。

A.存储器的读出时间B.存储器的写入时间

C.存储器进行连续读和写操作所允许的最短时间间隔

D.存储器进行连续写操作所允许的最短时间间隔

73.和外存储器相比，内存储器的特点是（C）o

A.容量大，速度快，成本低B.容量大，速度慢，成本高

C.容量小，速度快，成本高D.容量小，速度快，成本低

74.某计算机字长16位，它的存储容量64KB,若按字编址，那么

它的寻址范围是（B）。

A.0〜64KB.0〜32KC.0〜64KBD.0-32KB

75.某SRAM芯片，其存储容量为64Kxi6位，该芯片的地址线和

数据线数目为（D）。

A.64,16B.16,64C.64,3D.16,16

76.某DRAM芯片，其存储容量为512Kx8位，该芯片的地址线和

数据线数目为（D）。

A.8,512B.512,8C.18,8D.19,8

77.某机字长32位，存储容量1MB,若按字编址，它的寻址范围是

（C）。

A.0〜IMB.0-512KBC.0-256KD.0-256KB

78.某计算机字长32位，其存储容量为4MB,若按字编址，它的寻

址范围是（A）o

A.0〜IMB.0〜4MBC.0〜4MD.0〜1MB

79.某计算机字长32位，其存储容量为4MB,若按半字编址，它的

寻址范围是（C）。

A.0-4MBB.0〜2MBC.0〜2MD.0〜1MB

80.某计算机字长为为32位,其存储容量为16MB,若按双字编址，

它的寻址范围是（B）。

A.0〜16MBB.0〜8MC.0〜8MBD.0〜16MB

81.某SRAM芯片，其容量为512X8位，加上电源端和接地端，该

芯片引出线的最小数目应为（D）。

A.23B.25C.50D.19

82.在虚拟存储器中，当程序在执行时，（D）完成地址映射。

A.程序员B.编译器C.装入程序D.操作系统

83.虚拟段页式存储管理方案的特点为（D）。

A.空间浪费大.存储共享不易.存储保护容易.不能动态连接

B.空间浪费小.存储共享容易.存储保护不易.不能动态连接

C.空间浪费大.存储共享不易.存储保护容易.能动态连接

D.空间浪费小.存储共享容易.存储保护容易.能动态连接

84.在cache的地址映射中，若主存中的任意一块均可映射到

cache内的任意一块的位置上，则这种方法称为(A)。

A.全相联映射B.直接映射C.组相联映射D.混合映

射

85.对某个寄存器中操作数的寻址方式称为(C)寻址。

A.直接B.间接C.寄存器D.寄存器间接

86.变址寻址方式中，操作数的有效地址等于(C)。

A.基值寄存器内容加上形式地址(位移量)

B.堆栈指示器内容加上形式地址

C.变址寄存器内容加上形式地址

D.程序计数器内容加上形式地址

87.堆栈寻址方式中，设A为累加器，SP为堆栈指示器，Msp为SP

指示的栈顶单元，如果进栈操作的动作是：(A)-Msp,(SP)—1-SP,

那么出栈操作的动作应为(B)。

A.(Msp)-A,(SP)+1-SPB.(SP)+lfSP,(Msp)fA

C.(SP)-lfSP,(Msp)-AD.(Msp)->A,(SP)-l-SP

88.运算型指令的寻址与转移性指令的寻址不同点在于(A)。

A.前者取操作数，后者决定程序转移地址

B.后者取操作数，前者决定程序转移地址

C.前者是短指令，后者是长指令

D.前者是长指令，后者是短指令

89.中央处理器是指（C）。

A.运算器B.控制器

C.运算器和控制器D.运算器，控制器和主存储器

90.在CPU中跟踪指令后继地址的寄存器是（B）。

A.主存地址寄存器B.程序计数器

C.指令寄存器D.状态条件寄存器

91.指令周期是指（C）。

A.CPU从主存取出一条指令的时间

B.CPU执行一条指令的时间

C.CPU从主存取出一条指令加上执行这条指令的时间

D.时钟周期时间

92.下面描述的RISC机器基本概念中正确的句子是（B）。

A.RISC机器不一定是流水CPUB.RISC机器一定是流水CPU

C.RISC机器有复杂的指令系统D.CPU配备很少的通用寄存器

93.计算机操作的最小时间单位是（A）。

A.时钟周期B.指令周期C.CPU周期D.微指令周期

94.计算机系统的输入输出接口是（B）之间的交接界面。

A.CPU与存储器B.主机与外围设备

C.存储器与外围设备D.CPU与系统总线

95.计算机的外围设备是指（D）。

A.输入/输出设备B.外存设备

C.远程通信设备D.除了CPU和内存以外的其它设

备

96.显示器的主要参数之一是分辨率，其含义为（B）。

A.显示屏幕的水平和垂直扫描频率

B.显示屏幕上光栅的列数和行数

C.可显示不同颜色的总数

D.同一幅画面允许显示不同颜色的最大数目

97.中断发生时，由硬件保护片更新程序计数器PC,而不是由软件

完成，主要是为了（A）。

A.能进入中断处理程序并能正确返回原程序

B.节省内存

C.提高处理机的速度

D.使中断处理程序易于编制，不易出错

98.中断向量地址是（B）。

A.子程序入口地址B.中断源服务程序入口地址

C.中断服务程序入口地址D.中断返回地址

99.在I/O设备.数据通道.时钟和软件这四项中，可能成为中断

源的是（D）。

A.I/。设备B.1/（）设备和数据通道

C.I/O设备.数据通道和时钟D.I/O设备.数据通道.时钟

和软件

100.中断允许触发器用来（D）o

A.表示外设是否提出了中断请求B.CPU是否响应了中断请求

C.CPU是否正在进行中断处理D.开放或关闭可屏蔽硬中断

101.硬中断服务程序结束返回断点时，程序末尾要安排一条指令

IRET,它的作用是（B）。

A.构成中断结束命令B.恢复断点信息并返回

C.转移到IRET的下一条指令D.返回到断点处

102.在采用DMA方式高速传输数据时，数据传送是（B）。

A.在总线控制器发出的控制信号控制下完成的

B.在DMA控制器本身发出的控制信号控制下完成的

C.由CPU执行的程序完成的

D.由CPU响应硬中断处理完成的

103.周期挪用方式常用于（A）方式的/输入输出中。

A.DMAB.中断C.程序传送D.通道

104.如果有多个中断同时发生，系统将根据中断优先级最高的中断

请求。若要调整中断事件的响应次序，可以利用（D）o

A.中断嵌套B.中断向量C.中断响应D.中断屏蔽

105.通道对CPU的请求形式是（B）。

A.自陷B.中断C.通道命令D.跳转指令

106.CPU对通道的请求形式是（D）。

A.自陷B.中断C.通道命令D.I/。指令

三、填空

1.浮点数规格化时的精度由尾数的位数决定，范围由阶码的位数决

定。

2.三态门比普通状态（高电平、低电平）多哪一个状态？高阻态（悬

空）。

3.Am2901芯片是运算器作用的部件，它的两个主要功能是：作为运

算器、作为定序器（确定下一条微指令的指令）。

4.Am2910芯片是寄存器作用的部件。

5.运算器可以实现算术运算和逻辑运算。

6.BCD码：用4位二进制代码表示一位十进制数，最常见的BCD码

是8421码。

7.根据操作数的位置，指出寻址方式：

操作数在寄存器中，称为寄存器寻址方式：

操作数地址在寄存器中，称为寄存器间接寻址方式；

操作数在指令中，称为立即寻址方式；

操作数地址在指令中，称为直接寻址方式。

8.设形式地址为D,以直接寻址方式，有效地址为：D；

以间接寻址方式，有效地址为：（D）；

以相对寻址方式，有效地址为：（PC）+D;

以寄存器寻址间接寻址方式，有效地址为：（Ri）;

以基址寻址方式，有效地址为：D+（BR）；

以变址寻址方式，有效地址为：D+（IX）。

9.浮点数向左规格化的原则：尾数左移一位，阶码减1。

浮点数向右规格化的原则：尾数右移一位，阶码加1。

10.在微指令的字段编码中，操作控制字段的分段并非是任意的,

必须遵循分段的原则，包括：OL把相斥性的微命令分在同一段中;

02.一般每个小段要留出一个状态，表示：本段不执行任何操作。

11.补码定点加减运算的溢出判断有两种方式，分别是：用一位符

号位判断溢出和用两位符号位判断溢出。

12.规格化浮点数的判断依据是：尾数的绝对值在0.5和1范围内。

13.所谓寻址方式是：找出有效地址的方式。

14.基址寻址：操作数的有效地址=形式地址+基地址。

15.在计算机中存放指令地址的寄存器叫PC（程序计数器）。

16.在取指令之前，首先把PC的内容送到地址（MAR）寄存器中,

然后由CPU发出读命令，把指令从地址寄存器所指定的内存存储单元

中取出来，送到CPU的指令寄存器中。

17.控制器的设计方法有两种，分别是：组合逻辑设计和微程序设

计。

18.影响并行加法器的两个因素是：进位信号和传递时间。

19.微程序控制的计算机中的控制存储器CM是用来存放微程序。

20.编码左移、右移的计算结果。补码为11110101,算术左移1位

后得11101010,算术右移一位后得11111010。

21.-0的反码表示为：1.1111111（假设数据有8位，用二进制表

示）。

0的原码、补码、反码、移码（8位二进制数表示）

原码补码反码移码

+00.00000000.00000000.00000001,0000000

-01.00000000.00000001.11111111,0000000

22.控制器在生成各种控制信号时，必须按照一定的时序进行，以

便对各种操作实施时间上的控制。

23.根据编码方式，微指令分成水平型微指令和垂直型微指令两种

类型。水平型微指令可以同时执行若干个微操作，所以执行机器的速

度比垂直型微指令快。

24.阶码8位（最左一位为符号位），用移码表示，尾数为24位（最

左一位为符号位），用规格化补码表示，则它能表示的最大正数的阶

码为FFH,尾数为7FFFFFH,绝对值最小的负数的阶码为FFH,尾数

为800000H（用十六进制表示）。

25.影响流水线性能的因素主要反映在访存冲突和相关问题两个

方面。

四、简答题

1.设x=0.11011,y=0.10111,用变形补码计算x+y的值，同时指出

结果是否溢出。

解：［x］补'=00.11011,［y］补'=00.10111,则［x］补'+［y］补'

=00.11011+00.10111=01.10010,

符号位为“01”，表示溢出。由于第一位符号位为0,表示正溢出。

2.AM2901器件中的Q寄存器的用途是什么，为什么需要它与通用寄

存器一起移位？

解：主要用途是运算器，在进行逻辑运算时用于存放部分积；进行除

法运算时，用作商寄存器。目的：为了乘除法的需要。

3.试问CPU中有哪些主要的寄存器，它们各自的功能是什么？

解：地址寄存器AR：存放将被访问的存储单元的地址；

数据寄存器DR：存放欲存入存储器中的数据或最近从存储器中读出

的数据；

指令寄存器IR：存放从存储器中取出的待执行的指令。

程序计数器PC：存放正在执行的指令的地址或接着将要执行的下一

条指令的地址。

累加寄存器AC：为ALU提供一个工作区，暂时保存一个操作数或运

算结果。

状态字寄存器PSW：用来表征当前运算的状态及程序的工作方式,

4.假设某机器有86条指令，平均每条指令由12条微指令组成，其

中一条是取指微指令。取指指令是公用的，已知微指令字长48位。

请问控制存储器的容量需多大？

解:共有微指令指2-1)X86+1=947条,故控制存储器的容量为947

X48=45456位。

5.指令和数据均存放在内存中，计算机如何区分它们是指令还是数

据？

解：从时间上讲，取指令事件发生在“取指阶段”，取数据事件发生

在“执行阶段:故在取指阶段从存储器取出的信息即为指令，在执

行阶段从存储器取出的信息为数据。

6.简要说明组合逻辑与微程序的控制器组成的异同之处，两种控制

器各自的优缺点。

解：组合逻辑与微程序控制器相同之处是根据指令操作码和时序信号,

产生各种控制信号，以便正确地建立各种数据通路，完成取指令和执

行指令的控制。

组合逻辑的优点是由于控制器的速度取决于电路延迟，所以速度较快。

缺点是由于将控制部件看成专门产生固定时序控制信号的逻辑电路，

所以把用最少元件和取得最高速度作为设计目标。一旦设计完成，不

可能通过其他的修改添加新功能。

微程序控制的优点是同组合逻辑控制器相比，具有规整性、灵活性、

可维护性等一系列优点。缺点是由于微程序控制器采用了存储程序原

理，所以每条指令都要从控存中取一次，故影响了速度。

7.说明得到下一条微指令地址有哪些方式，各自在什么情况下？

解：地址译码器：用于取指令结束后根据指令操作码译码后产生的微

程序入口地址；

硬件产生的初始入口地址：用于设定开机后执行的第一条微指令地址;

PC：用于微程序的顺序执行；

下地址字段：用于微程序中的转移；

微堆栈：用于微程序的返回。

8.什么是指令周期，机器周期和时钟周期（微节拍）的含义以及他

们之间的关系。

解：指令周期：CPI每取出并执行完一条指令所需的全部时间。机器

周期：从内存读取一条指令的最短时间。时钟周期：一个时钟脉冲所

需要的时间。

关系：一个指令周期包含若干个机器周期，一个机器周期包含若干个

时钟周期。每个指令周期中的机器周期数可以小等，每个机器周期中

的时钟周期也可以不等。

9.简述浮点运算中溢出的处理问题。

解：溢出就是超出了机器数所能表示的数据范围，浮点数的范围是由

阶码决定的。当运算阶码大于最大阶码时，属溢出；当运算阶码小于

最小负阶码时，计算机按0处理。

10.在机器数中，“零”有+0和-0之分，请说明原码、补码和反码

中，哪种编码中“零”的表示是唯一的？并分别写出这三种编码中-0

的的表示（设机器字长为8位）。

解：补码中的“0”的表示是唯一的。［-0］原=L0000000,［-0］反

=1.1111111,［-0］补=0.0000000

11.在寄存器-寄存器型，寄存器-存储器型，存储器-存储器型这

3类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？

为什么？

解：寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。

因为前者操作数在寄存器中，后者操作数在存储器中，而访问一次存

储器所需的时间一般比访问一次寄存器所需时间长。

12.设有主频为16MHz的微处理器，平均每条指令的执行时间为两

个机器周期，每个机器周期由两个时钟脉冲组成。问：（1）存储器为

“0等待”，求出机器速度。（“0等待”表示存储器可在一个机器周

期完成读/写操作，因此不需要插入等待时间）；（2）假如每两个机器

周期中有一个是访存周期，需插入1个时钟周期的等待时间，求机器

速度。

解：⑴存储器为“0等待”时：时钟周期

=l/16MHz=l/（16*106）=0.0625*10-6=62.5ns,机器周期

=62.5ns*2=125ns,指令周期二125ns*2=250ns,机