《电子技术基础》课件2课题十四

第14章模/数和数/模转换14.1D/A转换14.2A/D转换14.1D/A转换14.1.1权电阻D/A转换电路

权电阻D/A转换网络的原理电路如图14.1所示。集成运放反相输入端为“虚地”，每个开关可以切换到两个不同的位置，切换到哪个位置由相应位数字量控制。当数字量为“1”时，开关接ER；当数字量为“0”时，开关接地。

图14.1权电阻D/A转换网络

选择权电阻网络中电阻的阻值时，应该使流过该电阻的电流与该电阻所在位的权值成正比。这样，从最高位到最低位，每一位对应的电阻值应是相邻高位的2倍，使各支路电流从高位到低位逐位递减1/2。当输入二进制数码中某一位Bi=1时，开关Si接至基准电压ER，这时在相应的电阻Ri支路上产生电流为

当Bi=0时,开关Si接地，电流Ii=0。因此，第i路的电流为总的输出电流输出电压14.1.2R-2RT型D/A转换电路

图14.2是R-2RT型D/A转换电路的原理电路。与权电阻D/A转换电路一样，二进制码Bi控制着开关Si的位置。Bi为1，Si接ER；Bi为0，Si接地。

图14.2R-2RT型D/A转换电路集成运放反相输入端为“虚地”。因此，从两端的T型节点开始，向中间逐节点推算，很容易得到：当Bi=1,其余位均为0时，从节点i向左向右看的电阻都是2R，这样,从开关Si经2R支路流进节点的电流等分后分别向左向右流出,其等效电路如图14.3所示。图14.3某模拟开关接ER，其它开关接地时等效电路

由等效电路可求出，接电源支路所提供的电流均为Ii=EＲ/3R。而且这个电流在流向集成运放反相输入端的途中，每经过一个节点，电流要减小一半，这可以用叠加定理说明。假定其它各开关都接0，那么（1/2）Ii向右流过横着的电阻后,向右向下看的等效电阻都是2R,它们将电流等分。二进制码最高位对集成运放输入端方向的电流为二进制码控制的各开关对集成运放输入端产生的总电流为输出电压为其它各位产生的电流逐位减小一半，依次为14.1.3倒置T型D/A转换电路

R-2RT型D/A转换电路中,数字信号各位的传输时间不同，因而输出端会产生尖峰效应。倒置T型D/A转换电路可以克服这种缺点。这种电路的原理图如图14.4所示。

图14.4倒置T型D/A转换电路

集成运放反相输入端为“虚地”，所以，不论开关切换到哪个位置，2R上端都接了0电位。这样，从电阻网络左端开始,用串并联方法可以得到从ER看进去的对地的等效电阻为R。这样，从参考电源ER流进电阻网络的电流为I=ER/R。

该电路工作时,在前一组二进制码切换到后一组二进制码时,各位码对应的电流同时到达集成运放输入端,因而不会产生尖峰效应。用与分析R-2RT型D/A转换电路类似的方法可知，每经过一个节点,经过电阻向上流的电流减小一半,正好反映了二进制各位码应满足的位权关系。因此，可直接写出14.1.4集成D/A转换器

DAC0830系列包括DAC0830，DAC0831，DAC0832。下面以DAC0832为例说明其基本工作过程。

DAC0832方框图及引线图如图14.5所示。芯片内含有一个八位D/A转换电路，由倒T型电阻网络和电子开关组成。还包括一个八位的输入寄存器和一个八位的DAC寄存器。当DAC寄存器中的数字信号在进行D/A转换时，下一组数字信号可存入输入寄存器，这样可提高转换速度。芯片外接集成运放,将转换成的模拟电流信号放大后转变成电压信号输出。

图14.5DAC0832原理框图和引线排列图(a)原理框图；(b)引线排列图各引脚功能简要说明如下：

(1）D0～D7：八位数字数据输入，D7为最高位，D0为最低位。（2）Iout1:模拟电流输出端。（3）Iout2:模拟电流输出端，接地。（4）Rf:若外接的集成运放电路增益小，则在该引出端与集成运放输出端之间加接电阻；若外接的集成运放电路增益足够大，则不必外接电阻，直接将该引出端与运放输出端相连。

（5）Uref:基准参考电压端，在+10V～-10V之间选择。

(6）UCC:电源电压端，在+5V～+15V之间选择，+15V最佳。

(7）DGND：数字电路接地端。

(8）AGND：模拟电路接地端，通常与DGND相接。(9）：片选信号，低电平有效。

(10）：DAC寄存器的传送控制信号，低电平有效。

(11）：DAC寄存器的写入控制信号。14.2.1抽样保持

抽样就是对模拟信号在有限个时间点上抽取样值。图14.6示出了A/D转换电路框图。14.2A/D转换图14.6A/D转换电路框图抽样电路是一个模拟开关，uA是模拟信号，模拟开关在抽样脉冲us作用下不断地闭合和断开。开关闭合时，uo1=uA；开关断开时，uo1=0。这样，在抽样电路输出端得到一系列在时间上不连续的脉冲。抽样值要经过编码形成数字信号，这需要一段时间，因为数字信号的各位码是逐次逐位编出的。在编码的这段时间里，抽样值作为编码的依据，必须恒定。保持电路的作用，就是使抽样值在编码期间保持恒定。对图14.6所示的这种保持电路来说，模拟信号源内阻及模拟开关的接通电阻应很小，它们与电容C组成的电路的时间常数应非常小，以保证在模拟开关闭合期间，电容C上的电压能跟踪抽样值变化。保持电容后面接着由集成运放组成的跟随器。这种跟随器的输入阻抗极大，电容上保持的电压经该阻抗的放电极少，不会造成影响。图14.7示出了从抽样到保持的信号波形。t0、t１…时间点上的竖直线表示在该时刻的抽样值，而阶梯波表示抽样值经保持电路展宽以后的波形。图14.7保持电路输出波形

可以看出，当抽样频率足够高的时候，保持电路输出的阶梯波就逼近原模拟信号。事实上，由数字信号恢复成模拟信号的时候，就是根据数字信号还原出这种形状逼近原模拟信号的阶梯波的。为了使还原出来的模拟信号不失真，对抽样频率fs的要求为

式中，fmax是被抽样的模拟信号所包含的信号中频率最高的信号的频率。

14.2.2量化编码

抽样保持电路得到的阶梯波的幅值有无限多个值，无法用位数有限的数字信号完全表达。我们可以选定一个基本单元电平，将其称为基本量化单位。用基本量化单位对抽样值进行度量，如果在度量了n次后，还剩下不足一个基本量化单位的部分，就根据一定的规则，把剩余部分归并到第n或第n+1个量化电平上去。这样，所有的抽样值都是有限个离散值集合之一。像这样将抽样值取整归并的方式及过程就叫“量化”。将量化后的有限个整值编成对应的数字信号的过程叫“编码”。

14.2.3A/D转换电路

1.逐次逼近式A/D转换电路

图14.8是三位逐次逼近型A/D转换电路。图中，

F1～F5这5个D触发器构成环形计数器，FA～FC是逐次逼近寄存器，1～5号门组成控制逻辑电路，三位DAC电路是把三位二进制数字码转换成对应模拟信号的D/A转换电路,uA是保持电路送来的样值电压。其工作过程如下：图14.8三位逐次比较型A/D转换电路初始状态,环形计数器被复位脉冲置成Q1～Q5=10000。此时,FA的S=1,R=0,FB、FC触发器的S=0,R=1。这里,之所以讨论FA、FB、FC的S和R,是因为下一个CP脉冲触发沿到来时，将根据这三个触发器的R和S来决定三个触发器的新状态。第一个CP脉冲输入：Q1～Q5=01000,QAQBQC=100。三位DAC电路又把100转换成对应的模拟电压uf，送入比较器与实际的模拟信号uA进行比较，若uA≥uf，C=0;否则，C=1。

FA的S=0,R=Q2·C=C,FB的S=1,R=0,FC的S=R=0。第二个CP脉冲输入：若上次比较器输出为0,则这次的QQAQBQC=110;若上次比较器输出为1,则这次的QAQBQC=010。

DAC电路再将110或010转换成的新模拟信号uf送入比较器与实际的模拟信号uA进行比较。同样，比较器的输出C可能为0,也可能为1。环形计数器的状态Q1～Q5=00100,这使FA的S=0,R=0,FB的S=0,R=CQ3+Q1=CQ3=C;FC的S=1,R=0。第三个CP脉冲输入：FA的状态不变,FC的状态变为1。若上次比较器输出为0,这次FB维持1状态不变,QAQBQC=111/011;若上次比较器输出为1,这次FB的状态就为0,QAQBQC=101/001。

DAC电路再进行转换,比较器再进行比较,比较器又输出0或1。环形计数器的状态Q1～Q5=00010,这使FA、FB的S=0,R=0;FC的S=0,R=CQ4+Q1=C。第四个CP脉冲输入：FA和FB状态不变。若上次比较器输出为0,这次FC维持1状态不变,QAQBQC的状态为111/011或101/001，保持不变;若上次比较器输出为1,这次FC的状态就由1变0,QAQBQC的状态就为100/000。环形计数器的状态Q1～Q5=00001,打开了输出端的三个与门,将最后转换成的三位二进制码ABC输出。第五个CP脉冲输入：环形计数器的状态回复到Q1～Q5=10000的初始状态,准备对下一次模拟信号抽样值进行转换。下面举例说明这种编码过程。设输入模拟信号uA的满量程值为12V,用三位二进制编码,码值QAQBQC与uA之间的对应关系如表14.1所示。表14.1设抽样保持值为6.8V。编码过程如下：起始复位:Q1～Q5=10000,FA的S=1,R=0;FB、FC的S=R=0。第一个CP脉冲输入：QAQBQC=100,Q1～Q5=01000。经DAC变换后,对应于码值100的模拟信号uf为7.5V,uA<uf，比较器输出1。这样,FA的S=0,R=Q2，C=1,FB的S=1,R=0,FC的S=R=0。第二个CP脉冲输入：QAQBQC=010,Q1～Q5=00100。码值010经DAC变换后,uf=4.5V,uA>uf,比较器输出0。此时,FA、FB的R和S都为0，FC的S=1,R=0。第三个CP脉冲输入：QAQBQC=011,Q1～Q5=00010。码值011经DAC变换后,

uf=6.8V,uA>uf,比较器输出0。此时,FA、FB、FC的R和S都为0。下一个CP脉冲到达时，它们的状态全不变。第四个CP脉冲输入：QAQBQC=011,Q1～Q5=00001。QAQBQC是最后编成的码。第五个CP脉冲输入：恢复初态。

2.双积分型A/D电路原理电路如图14.9所示，由积分器、比较器、计数器及控制电路组成。所谓双积分，是指积分器要用两个极性不同的电源进行两个不同方向的积分。波形图如图14.10所示。图14.9双积分型A/D转换器原理框图

图14.10双积分A/D转换电路的工作波形转换之前，将计数器清零，开关SA2闭合，电容放电到零，积分器反相输入端是“虚地”,积分器输出uo1=0。转换开始，逻辑控制电路使开关SA2断开，开关SA1接通抽样保持电路，输入样值uA。积分电流为uA/R，方向从左向右，由于恒流充电，电容C上电压线性变化，uo1线性下降，如图14.10中从t=0到t=t1所示。由于uo1是负值，比较器输出高电平，开放计数控制门，计数器由零开始计数。当计数器计到QnQn-1

…Q0=10…0时，Qn由低变高，触发开关SA1切换到接通基准电压-UR的位置。可见，电容是定时充电，充电时间为2n个计数脉冲周期。显然，样值uA越大，积分电流就越大，uo1的绝对值就越大。图14.10中,实线示出的为uA较大时的uo1

的波形。在开关SA1接通-UR的同时，计数器又从零开始计数。电容放电，放电电流UR/R是恒流,方向从右向左，uo1

线性上升。不论放电开始时uo1

的绝对值是大是小，uo1绝对值下降的速度都一样，即放电曲线斜率不变，如图14.10中t从t1到t2之间的波形所示。

由于实际电路中必须保证|UR|>uA，故电容的放电电流比充电电流大，放电比充电快。计数器尚未计到Qn=1时，电容就放电完毕，并反向充上少量电荷，使uo1

变为正值。当uo1

稍大于0时,uo2

就变为低电平，封锁了计数控制门，计数器停止计数。此时，计数器的即时计数值Qn-1

…Q0就是抽样值uA对应的二进制数字编码。当取样值是负值时，基准电压应为正值。工作原理与上述分析过程相同，只是所有