模拟集成电路设计 魏廷存 第5章习题（含答案）

第5章习题5.1考察图5.4所示运算放大器，试推导该放大器的低频小信号电压增益。各管子的参数可用和表示（i=1~13）。答案：5.2图5.40所示的差动输入-单端输出放大器中，采用自偏置共源共栅电流镜（M3~M6和R）作为放大器的有源负载。假定左右两边的CMOS管特性和尺寸完全对称，试分析该放大器的小信号电压增益（Avd）以及输入共模电压（Vcm）的范围。图5.40参考答案：5.3图5.4所示运算放大器中主要包含哪些极点，请粗略估计这些极点的位置关系，并画出极点位置的草图。假定所有CMOS器件被设计成具有相同的过驱动电压，源极跟随器的偏置电流与差分对的偏置电流相同。参考答案：Vout和Vout1两个结点由于具有较大的输出阻抗和对地电容，其对应的极点距离原点最近，其中Vout1具有大得多的输出阻抗。认为Vout1处为系统提供主极点，Vout处为系统提供第一个非主极点。a，b两点的极点重合。在同样过驱动电压的情况下，M8的跨导与M4相同，但M6的管子的宽度较M4要大，所以认为e点的对地电容要比b大，因此考虑。c，d两点具有较大的结点电容，考虑c，d处的极点要比a，b，e小。相比而言，d点的电容要大于c，所以由于源跟随器的偏置电流比差分对单一支路的偏置电流要大一倍，可以认为M11的跨导较大而f点的对地电容与c，d点相当，可以认为。画出各极点关系为（本题目在于使读者掌握极点分布的规律，实际的极点位置，必须通过严格的计算或仿真得到）。5.4图5.41是一种基于共源共栅结构的改进型电路（增益增强型电路），这种结构在M2的栅-源极之间加入了负反馈运算放大器，以提高输出电阻。假定M1的参数为：=100μA/V，=40KΩ，M2的参数为：=80μA/V，=60KΩ，负反馈运算放大器的增益为A=-80。试计算输出电阻，比普通的共源共栅结构提高了多少？计算时可忽略体效应。图5.41参考答案：假设在输出端加上电压则流过两个管子的电流为那么，与普通的共源共栅结构相比，约提高了80倍。5.5考察图5.14所示轨对轨运算放大器，若PMOS输入级和NMOS输入级具有相同的偏置尾电流，即，负载电容=10pF，=0.1V-1，=0.2V-1，。（1）如果要获得的摆率，偏置电流应为多少?（2）若要使PMOS输入级与NMOS输入级具有相同的跨导，两个输入级的管子宽长比应满足什么关系?（3）如果M1~M4的过驱动电压为0.1V，其它管子的过驱动电压为0.4V，M5和M6的偏置电流也为，计算放大器的低频电压增益。假定PMOS和NMOS输入级都工作在饱和区。答案：(1)(2)对于NMOS，对于PMOS，，令(3)5.6图5.42所示的差动输入-差动输出折叠式共源共栅放大器中，加入了CMFB电路来控制输出共模电平的变化。图5.42（1）求Vout,CM的值（用Vout1和Vout2表示）。（2）若共模反馈放大器是采用电流镜负载的差动放大器，那么输入级应该采用PMOS还是NMOS差动对，其原因是什么？（3）计算CMFB电路的环路增益。假定共模反馈放大器的增益为A，各管子的跨导和输出电阻可分别用和表示（i=1~10）。答案：(1)(2)应采用PMOS，这样一来A的输出共模电压就会小于Vout1和Vout2的共模，这样的电平才适合作为M9和M10的栅极偏置，保证这两个管子的过驱动电压不会很大。(3)将Vb4视为输入端，放大器A左侧的电路可看作共源共栅放大器。5.7图5.43所示为运算放大器的输出级电路，为了给负载提供足够的驱动电流，输出驱动管M1通常具有较大的宽长比。假定，，。（1）当负载电流为零（静态）时，若使输出驱动管M1工作在饱和区，求M2的宽长比，此时输出级的静态功耗为多少？假定M1的过驱动电压为1V，其它器件的过驱动电压为0.2V。（2）为了降低静态功耗，可以使输出驱动管M1在静态时工作在临界亚阈值区（漏极电流密度=时，认为器件工作在临界亚阈值区，此时），试确定此时M2的宽长比，并重新计算输出级的静态功耗。图5.43参考答案：（1）功率管尺寸很大，若使其工作在饱和区将必须用到很大的偏置电流，这个管子的尺寸非常大。静态功耗：(2)此时对于M1，每微米的W宽度流过1微安的电流，可以认为其处于临界亚阈值状态。此时，静态功耗为。可见临界亚阈值偏置状态下的功率管可以大大节省静态功耗。5.8设计图5.1所示的套筒式共源共栅运算放大器。假定VDD=3.3V,CL=5pF，VTHN=|VTHP|=0.7V，μnCox=150μA/V2，μpCox=55μA/V2，λp=0.05V-1，λn=0.04V-1。要求运算放大器的性能指标满足下列条件（放大器的其它指标请读者自定）：直流或低频时的小信号差模电压增益Avd>80dB输入共模电压范围：1.0V≤Vcm≤2.5V输出电压摆幅：0.7V≤Vout≤2.6V摆率SR=10V/μs5.9设计图5.5所示的折叠式共源共栅运算放大器（NMOS输入）。设计条件与设计指标与题5.8相同。5.10设计图5.44所示的折叠式共源共栅运算放大器（PMOS输入）。设计条件与设计指标与题5.8相