模拟集成电路设计 魏廷存 第5-7章习题（含答案）

第5章习题5.1考察图5.4所示运算放大器，试推导该放大器的低频小信号电压增益。各管子的参数可用和表示（i=1~13）。答案：5.2图5.40所示的差动输入-单端输出放大器中，采用自偏置共源共栅电流镜（M3~M6和R）作为放大器的有源负载。假定左右两边的CMOS管特性和尺寸完全对称，试分析该放大器的小信号电压增益（Avd）以及输入共模电压（Vcm）的范围。图5.40参考答案：5.3图5.4所示运算放大器中主要包含哪些极点，请粗略估计这些极点的位置关系，并画出极点位置的草图。假定所有CMOS器件被设计成具有相同的过驱动电压，源极跟随器的偏置电流与差分对的偏置电流相同。参考答案：Vout和Vout1两个结点由于具有较大的输出阻抗和对地电容，其对应的极点距离原点最近，其中Vout1具有大得多的输出阻抗。认为Vout1处为系统提供主极点，Vout处为系统提供第一个非主极点。a，b两点的极点重合。在同样过驱动电压的情况下，M8的跨导与M4相同，但M6的管子的宽度较M4要大，所以认为e点的对地电容要比b大，因此考虑。c，d两点具有较大的结点电容，考虑c，d处的极点要比a，b，e小。相比而言，d点的电容要大于c，所以由于源跟随器的偏置电流比差分对单一支路的偏置电流要大一倍，可以认为M11的跨导较大而f点的对地电容与c，d点相当，可以认为。画出各极点关系为（本题目在于使读者掌握极点分布的规律，实际的极点位置，必须通过严格的计算或仿真得到）。5.4图5.41是一种基于共源共栅结构的改进型电路（增益增强型电路），这种结构在M2的栅-源极之间加入了负反馈运算放大器，以提高输出电阻。假定M1的参数为：=100μA/V，=40KΩ，M2的参数为：=80μA/V，=60KΩ，负反馈运算放大器的增益为A=-80。试计算输出电阻，比普通的共源共栅结构提高了多少？计算时可忽略体效应。图5.41参考答案：假设在输出端加上电压则流过两个管子的电流为那么，与普通的共源共栅结构相比，约提高了80倍。5.5考察图5.14所示轨对轨运算放大器，若PMOS输入级和NMOS输入级具有相同的偏置尾电流，即，负载电容=10pF，=0.1V-1，=0.2V-1，。（1）如果要获得的摆率，偏置电流应为多少?（2）若要使PMOS输入级与NMOS输入级具有相同的跨导，两个输入级的管子宽长比应满足什么关系?（3）如果M1~M4的过驱动电压为0.1V，其它管子的过驱动电压为0.4V，M5和M6的偏置电流也为，计算放大器的低频电压增益。假定PMOS和NMOS输入级都工作在饱和区。答案：(1)(2)对于NMOS，对于PMOS，，令(3)5.6图5.42所示的差动输入-差动输出折叠式共源共栅放大器中，加入了CMFB电路来控制输出共模电平的变化。图5.42（1）求Vout,CM的值（用Vout1和Vout2表示）。（2）若共模反馈放大器是采用电流镜负载的差动放大器，那么输入级应该采用PMOS还是NMOS差动对，其原因是什么？（3）计算CMFB电路的环路增益。假定共模反馈放大器的增益为A，各管子的跨导和输出电阻可分别用和表示（i=1~10）。答案：(1)(2)应采用PMOS，这样一来A的输出共模电压就会小于Vout1和Vout2的共模，这样的电平才适合作为M9和M10的栅极偏置，保证这两个管子的过驱动电压不会很大。(3)将Vb4视为输入端，放大器A左侧的电路可看作共源共栅放大器。5.7图5.43所示为运算放大器的输出级电路，为了给负载提供足够的驱动电流，输出驱动管M1通常具有较大的宽长比。假定，，。（1）当负载电流为零（静态）时，若使输出驱动管M1工作在饱和区，求M2的宽长比，此时输出级的静态功耗为多少？假定M1的过驱动电压为1V，其它器件的过驱动电压为0.2V。（2）为了降低静态功耗，可以使输出驱动管M1在静态时工作在临界亚阈值区（漏极电流密度=时，认为器件工作在临界亚阈值区，此时），试确定此时M2的宽长比，并重新计算输出级的静态功耗。图5.43参考答案：（1）功率管尺寸很大，若使其工作在饱和区将必须用到很大的偏置电流，这个管子的尺寸非常大。静态功耗：(2)此时对于M1，每微米的W宽度流过1微安的电流，可以认为其处于临界亚阈值状态。此时，静态功耗为。可见临界亚阈值偏置状态下的功率管可以大大节省静态功耗。5.8设计图5.1所示的套筒式共源共栅运算放大器。假定VDD=3.3V,CL=5pF，VTHN=|VTHP|=0.7V，μnCox=150μA/V2，μpCox=55μA/V2，λp=0.05V-1，λn=0.04V-1。要求运算放大器的性能指标满足下列条件（放大器的其它指标请读者自定）：直流或低频时的小信号差模电压增益Avd>80dB输入共模电压范围：1.0V≤Vcm≤2.5V输出电压摆幅：0.7V≤Vout≤2.6V摆率SR=10V/μs5.9设计图5.5所示的折叠式共源共栅运算放大器（NMOS输入）。设计条件与设计指标与题5.8相同。5.10设计图5.44所示的折叠式共源共栅运算放大器（PMOS输入）。设计条件与设计指标与题5.8相同。图5.445.11设计图5.14所示的差动输入-单端输出轨对轨折叠式共源共栅运算放大器。其中，ISS1=ISS2，输入共模电压范围：0~VDD，输出电压摆幅：0.6V≤Vout≤2.6V。其余设计条件与设计指标与题5.8相同。6.1图6.39（a）、（b）、（c）、（d）为比较器的输入-输出关系曲线，如果比较器的输入-输出关系取反，试画出此时的输入-输出关系曲线。图6.39参考答案：6.2对于图6.40所示比较器，假定M5的直流电流为100μA，W6/L6=5(W4/L4)，W8/L8=5(W3/L3)，且CL=10pF，VDD=4V，求比较器的传输时延。这里假设比较器的输入信号幅度足够大，导致比较器出现“转换”现象，即时延由摆率SR决定。图6.40解：当该比较器处于静态工作时，M6和M7管的静态偏置电流为：当该比较器工作在大信号摆幅的情况下，最大的source电流为：最大的sink电流为：当给Vin的正端加一个正向的大信号时，M6导通，M7截止，此时对电容CL进行充电，电容可以充电到VDD，此时的输出电压：即当给Vin正端加一个负向的大信号时，此时M7导通，M6截止，此时电容CL进行放电，电容放电到0V，此时的输出电压：即该比较器的传输延时为：6.3对于图6.30所示外部正反馈迟滞比较器（反向输入），试推导该比较器的正、负迟滞电压。6.4对于图6.31所示外部正反馈迟滞比较器（同向输入，且迟滞曲线发生位移），试推导该比较器的正、负迟滞电压以及电压位移量。6.5对于图6.41所示的外部正反馈迟滞比较器，假定VOH=2V，VOL=-2V，上转折点为1V，下转折点为0V。求电阻R1和R2之间的关系以及参考电压VREF。图6.41解：上部（向下）翻转点：下部（向上）翻转点：解得：6.6设计图6.8所示的由三级开环运放构成的比较器。要求小信号差模电压增益Avd>80dB，其它参数自定。CMOS管的参数为：μnCox=151μA/V2，μpCox=54μA/V2，VTHN,P=±0.70V。6.7设计图6.42所示的输入级为NMOS管的内部正反馈迟滞比较器。假定电流I5=5μA，要求VTRP+>0.1V，VTRP-<-0.1V，小信号差模电压增益Avd>60dB，其它参数自定。CMOS管的参数与题6.6相同。图6.42(解：（1）假定M1的栅极接0电位，M2的栅极电位远小于0，则M1、M3导通，M6工作在深度线性区，而M2、M4、M7截止，此时输出VO2为高电平；随着Vin增加，M2逐渐导通，i2逐渐增大，最后M2完全导通，当i2=i6时，正迟滞（翻转）点发生。由于则有：可得：可得：由于M1和M2工作在饱和区，i1和i2为：假设M1和M2的尺寸和特性对称，即则VTRP+可表示为：将代入上式（2）假定M1的栅极接0电位，M2的栅极电位远大于0，则M2、M4导通，M7工作在深度线性区，而M1、M3、M6截止，此时输出VO1为高电平；随着Vin减小，M1逐渐导通，i1逐渐增大，最后M1完全导通，当i1=i7时，负迟滞（翻转）点发生。由于则有：可得：可得：由于M1和M2工作在饱和区，i1和i2为：假设M1和M2的尺寸和特性对称，即则VTRP+可表示为：将代入上式（3）根据题目要求，电流i5=5uA，要求VTRP+>0.1V，VTRP-<-0.1V，代入得取L=1um，W=2um解得：α=5代入得：上述结果满足题意要求。则该比较器各晶体管的参数为：晶体管沟道长度(um)宽长比fingermultiplierM1,212:111M3,412:111M6,7110:111M5,822:111偏置电流源I5=5uA6.8设计图6.43所示的输入级为PMOS管的内部正反馈迟滞比较器。假定电流I17=5μA，其余设计条件和参数与题6.4相同。图6.43第7章习题7.1设计一个如图7.23所示的电阻分压电路，=5V，要求基准电压为1V，为3V，流过电阻的电流为2µA。若R3的方块电阻值工艺偏差为10%，求出此时各个基准电压的实际值，并考察电阻偏差对基准电压精度的影响。图7.23解：由流过电阻的电流为2µA，VDD为5V，可得电阻串的总电阻值为：5V/2µA=2.5MΩ根据分压比例可求得R3=2.5×1/5=500KΩR2=2.5×3/5-R3=1MΩR1=1MΩR3工艺偏差在10%时，重新计算分压比例可得：，，可见，电阻偏差对基准电压影响较大。7.2试设计图7.1（b）所示电阻-MOS管型分压器。假定=5V，要求基准电压为1V，流过电阻的电流为2µA，=0.7V，。求电阻R和MOS管的宽长比的值（忽略沟道长度调制效应，=0）。解：R=4V/2µA=2MΩ7.3试设计图7.1（c）所示MOS管型分压器。=0.7V，，其余参数与习题7.2相同。求和的值（=0）。解：由式5.8可分别求得7.4图7.24所示电路为改进型MOS管分压器。=5V，若要求基准电压=1V，=3V，流过电流为2µA，试求M1、M2和M3的宽长比。假定=110，=50，阈值电压均为0.7V，=0。图7.24解：由=1V，可求得：同理，可求得：7.5图7.25是一种以阈值电压为基准的自偏置电流源，试推导输出电流的表达式，并估算的值。忽略CMOS的二级效应，取和分别为110和50，阈值电压均为0.7V。图7.25由图可知，，所以M1必然处于饱和区。由，且，得由以上公式可见，电流I与电源电压无关，可估算为。代入值得，。7.6图7.26是在图7.25的基础上附加了启动电路M6~M9，试分析该启动电路的工作原理。若要求电流源正常工作时启动电路最大消耗电流为1µA，试求M6~M8的宽长比。计算时可忽略CMOS的二级效应，并取和分别为110和50，阈值电压均为0.7V。图7.26解：电路上电后，M6导通，M9导通，从而将M2的栅极电压拉至较高电位。当M2的栅极电压上升到两个阈值电压时，基准电路开始工作，电流逐渐增加。电路启动起来后，M9自动关闭（M2的栅极电压上升，M9的Vgs减小），不影响基准电路工作。分析可知，M6，M7和M8在电路正常工作时仍导通消耗电流（都工作在饱和区）。由饱和区电流公式：，其中ID为1µA，可分别求得M6~M8的尺寸：假设将电源电压平均分为三份，即。7.7对于图7.2所示具有自偏置结构的MOS管型基准源，若电阻R的值出现工艺偏差，试分析其对基准电流的影响。另外，分析CMOS管的二级效应对基准电流的影响。解：（7.14）由式7.14可知，基准电流与R的平方成反比，因此，电阻绝对值出现较大波动时，将严重影响基准电流及其温度系数。所以，应用时，通常选用较为准确的电阻类型来实现。沟道长度调制效应会使两路电流不能完全一致，从而对基准造成偏差。M2存在体效应，其阈值电压会增大，因此所选用的K值应相应增大。7.8图7.27是在图7.5（b）的基础上附加了启动电路M11~M15，试分析该启动电路的工作原理。图7.27解：刚上电时，因为M14和M15为常导通（工作在线性区，相当于大电阻），使得M12和M13导通（M12和M13的Vgs电压较大），从而将共源共栅的PMOS栅电位拉低，电流开始增加，基准电路开始工作。当回路中电流越来越大时，由于M11的W/L值较大，而M14和M15为长MOS管（W/L值较小），迫使M11工作在深度线性区（Vds,M11接近0），使得M12、M13栅电压降低（小于阈值电压），而从关闭启动电路。因为M11、M14和M15一直导通，所以必须降低其电流消耗！7.9对于图7.28所示基准电流源，设M3和M4的尺寸相同，M1和M2的W/L之比为K:1。1）试推导输出电流的表达式；2）为了保证M2工作在饱和区，电阻R的取值是多少？3）与图7.2所示电路相比较，该电路的优点是什么？图7.28解：1）设流过M2的电流为I，则：由式（7.14）及7.1.2小节的分析可得，所以，2）对于M2管，为了使其工作在饱和区，要求：Vds2>Vgs2-VTH2，而由图7.28可知，Vds2=Vgs2-IR，因此，需满足Vgs2-IR>Vgs2-VTH2，即。3）此电路和图7.2电路的基准电流表达式相同。但该电路消除了M2管的体效应。7.10推导图7.6（a）和（b）所示电路中的基准电流。7.11参照图7.8（b）和图7.9（b），分别设计一个CTAT和PTAT基准电流源电路，要求基准电流=10µA。假设=5×10-15A，=26mV，PT