电工电子技术与技能课件：触发器及时序逻辑电路

触发器及时序逻辑电路

模块一常见触发器1.掌握触发器和时序逻辑电路的特点。2.掌握基本RS触发器、D型触发器、JK触发器和T型触发器的逻辑功能。模块一常见触发器

【学习目标】

【能力目标】1.能够设计常用触发器电路。2.能根据常用触发器的输入波形画出输出波形。模块一常见触发器

时序逻辑电路是由具有记忆功能的触发器及构成组合逻辑电路的门电路构成的。时序逻辑电路的特点是：任何时刻电路的输出状态不仅与当时的输入状态有关，还与电路的前一个状态有关，即时序逻辑电路具有记忆功能。触发器是构成时序逻辑电路的基本单元。常用的时序逻辑电路有寄存器和计数器等。模块一常见触发器

一、RS触发器（一）基本RS触发器1.电路组成与逻辑符号

模块一常见触发器

2.工作原理(1）电路的初始状态（原态）用表示，触发后的状态（次态）用表示。(2)为置0端，为置1端，非符号表示低电平触发有效。(3),,即两输入端同时为有效信号时，Q与同时被强迫为1，出现逻辑混乱，所以这种状态应当避免。(4）选用触发器时，应了解电路结构形式和触发方式，认清置0端、置1端是低电平有效还是高电平有效。

模块一常见触发器

3.逻辑功能逻辑功能110101保持010100置0100111置10001不定（应避免）模块一常见触发器

（二）同步RS触发器

1.电路组成与逻辑符号

模块一常见触发器

2.逻辑功能

当CP=0时，G3、G4处于关门状态，不论是R、S端输人信号如何，G3、G4输出都为1，触发器维持原状态。当CP=1时，G3、G4都打开，触发器的状态由R、S决定。此时触发器的真值表

表

同步RS触发器真值表CPR

S逻辑功能0××保持100保持011置1100置011不定（应避免）例13—1根据所给出的时钟脉冲CP和R、S端的输入波形，画出同步RS触发器Q和端的波形。设触发器的初始状态为“0”。解：根据同步RS触发器的真值表，确定每一个时钟脉冲高电平到来时的R、S的电平组合情况，分别画出Q端和端的输出波形。模块一常见触发器3．集成触发器

集成触发器的触发方式触发方式时钟脉冲状态定义符号(以RS触发器为例)电平触发高电平、低电平触发器的翻转在CP的高电平或低电平期间进行同步RS触发器边沿触发上升沿触发上升沿触发器的翻转在CP的上升沿时刻进行上升沿触发RS触发器下降沿触发下降沿触发器的翻转在CP的下降沿时刻进行下升沿触RS触发器主从触发器高电平触发器内部有主、从两个触发器。主触发器的翻转在CP的高电平期间进行。从触发器的状态在CP的下降沿变为与主触发器的一样。触发器的状态为从触发器状态，整个触发器的翻转在CP的下降沿进行。主从RS触发器模块一常见触发器二、其他类型触发器1、JK触发器

JK触发器的逻辑符号J

K逻辑功能00保持010置0101置111翻转JK触发器真值表模块一常见触发器2、D触发器

集成D触发器符号集成D触发器功能表D逻辑功能01置0置1例13—2根据所给出的时钟脉冲CP和J、K端的输入波形，画出下降沿触发的JK触发器的Q端的波形。设触发器的初始状态为“0”。解：根据JK触发器的真值表，确定每一个时钟脉冲下降沿那一时刻的J、K的电平组合情况，得到Q端输出波形。三触发器及时序逻辑电路模块二常用时序逻辑电路的认知与应用1.掌握时序逻辑电路的特点。2.了解寄存器和计数器的电路构成和工作原理。模块二常用时序逻辑电路的认知与应用【学习目标】

1.能设计简单的组合逻辑电路和时序逻辑电路。2.能设计简单的常见时序逻辑电路。【能力目标】

模块二常用时序逻辑电路的认知与应用一、寄存器

寄存器由触发器和门电路组成，具有接收、暂存数据和输出数据的功能。只有在得到接收指令时，寄存器才能接收要寄存的数据。按逻辑功能的不同，寄存器分为数码寄存器和移位寄存器。（一）数码寄存器用来存放二进制数码的寄存器称为数码寄存器。模块二常用时序逻辑电路的认知与应用工作原理：1.清零2.寄存数码3.保存数码模块二常用时序逻辑电路的认知与应用（二）移位寄存器所谓移位，就是将存放的数码依次在移位脉冲的作用下向左或向右移动。1.单向移位寄存器在移位脉冲作用下，所存数码只能向某一方向（左或右）移动的寄存器叫单向移位寄存器。4位左移位寄存器的状态真值表模块二常用时序逻辑电路的认知与应用输入输出移位过程CPD0Q3Q2Q1Q00×0000清零110001左移一位210011左移两位300110左移三位411101左移四位模块二常用时序逻辑电路的认知与应用集成移位寄存器741LS194芯片及引脚图

2.双向移位寄存器例如集成移位寄存器74LS194。CPM0M1逻辑功能说明×0××异步清零功能=0时，无论其他输入端为何值，移位寄存器立即清零，即Q3Q2Q1Q0=0000↑100保持功能=1，且M0=M1=0时，CP端输入一个移位脉冲，寄存器保持原状态不变↑111同步并行送数功能=1，且M0=M1=1时，CP端输入一个移位脉冲，寄存器并行送入数据，即则Q3Q2Q1Q0=D3D2D1D0↑110右移串行送数功能=1，且M0=1，M1=0时，

CP端输入一个移位脉冲，可依次把加在DSR、QA、QB、QC端的数据各右移一位（DR数据移到原QA位置）↑101左移串行送数功能=1，且M0=0，M1=1时，

CP端输入一个移位脉冲，可依次把加在QB、QC、QD、DSL端的数据各左移一位（DSL数据移到原QD位置）集成移位寄存器74LS194具有清零、保持、送数、右移及左移功能，见下表模块二常用时序逻辑电路的认知与应用

二、计数器计数器是一种能对输入脉冲进行累计计数的逻辑器件，除了计数功能之外，还具有分频、定时等功能，广泛地应用于各种数字系统和数字计算机中。

（一）计数器的分类

1.按照进位数制的不同，可分为二进制、十进制和N进制（即任意进制）计数器。2.按触发器动作方式可分为异步计数器和同步计数器；3.按运算功能可分为加法计数器、减法计数器和可逆计数器等。模块二常用时序逻辑电路的认知与应用（二）异步计数器1.异步三位二进制加法计数器模块二常用时序逻辑电路的认知与应用异步三位二进制加法计数器的状态真值表模块二常用时序逻辑电路的认知与应用计数脉冲CP原态新态触发脉冲有无下降沿Q2nQ

n1Q0nQ2n+1Q1n+1Q0n+1CP2CP1CP00000000

1000001

有2001010

有有3010011

有4011100有有有5100101

有6101110

有有7110111

有8111000有有有异步三位二进制加法计数器时序图模块二常用时序逻辑电路的认知与应用

2.异步三位二