数字电子技术基础 课件 第1-4章 信号与电子电路概述-逻辑代数与逻辑函数

数字电子技术基础第1章信号与电子电路概述第2章数制和编码第3章基本逻辑关系与逻辑门第4章逻辑代数与逻辑函数第5章Verilog硬件描述语言和Quartus软件第6章组合逻辑电路第7章时序逻辑电路第8章模数和数模转换第9章脉冲信号电路第10章数字系统设计实践第1章信号与电子电路概述1.1信号概述1.1.1模拟量和数字量1.1信号概述1.1.2非电信号和电信号1.1信号概述1.1.3模拟电信号和数字电信号1.1信号概述1.1.4数字电信号的主要参数1）幅值Um：波谷到波峰之间的电压。2）上升时间tr：波形丛0.1Um上升到0.9Um所需的时间。3）下降时间tf：波形从0.9Um下降到0.1Um所需的时间。4）脉冲宽度tw：从波形上升沿的0.5Um到下降沿的0.5Um所需的时间。5）频率：每秒重复出现脉冲波形的次数。6）周期：任意两个相邻脉冲的上升沿或下降沿之间的时间间隔。1.2电子电路概述1.2.1电子电路的分类（1）模拟电路分析处理的对象是模拟电信号，主要包括放大电路、运算电路、波形发生电路、滤波电路、直流电源电路等。（2）数字电路分析处理的对象是数字信号，主要包括门电路、组合逻辑电路、触发器、时序逻辑电路、可编程逻辑器件（ProgrammableLogicDevice,PLD）等，可实现信号的存储、变换、运算、测量和传输。（3）模数混合电路在一个电子电路系统中既含有数字元件，又含有模拟元件，如模数转换电路、数模转换电路等。1.2.2数字电路的特点1）稳定性好，抗干扰能力强，电路中电压小的波动以及温度和工艺偏差等对其工作性能的影响比较小。2）数字信号便于识别，通过增加二进制位数很容易获得较高的精度。1.2电子电路概述3）数字信号便于处理、存储和运算。4）数字电路便于集成，可大大降低成本、减小体积。5）便于利用硬件描述语言（HardwareDescriptionLanguage,HDL.）进行电路的硬件设计和测试，从而极大地提高了设计效率。1.2.3数字电路的分类1）根据电路中是否含有集成器件，可分为分立元器件数字电路和集成数字电路。2）根据电路的集成度大小，可分为小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路、特大规模集成电路和巨大规模集成电路。3）从电路的应用角度出发，可分为通用型集成电路和专用型集成电路。4）根据构成电路的半导体器件类型，可分双极型电路、单极型电路和双极-单极混合型电路。5）根据电路是否含有记忆部件，可分为组合逻辑电路和时序逻辑电路。第2章数制和编码2.1数制2.1.1数制的基本概念2.1数制2.1.2数制的构成要素（1）数码数码是指构成数制的元素，例如十进制的数码是0、1、2、3、4、5、6、7、8、9，二进制的数码是0、1。（2）基数基数是指数制所使用数码的个数，例如十进制的基数是10，八进制的基数是8。（3）位权位权是指数制中某一位的权重，位权以基数为底。（4）进位关系进位关系是指数制的计数原则，例如十进制的进位关系是逢十进一，十六进制的进位关系是逢十六进一。2.1.3不同数制之间的相互转换1.十进制转换为其他进制（1）整数部分的转换通常采用“除R取余法”，将十进制整数除以R，得到一个余数，将商继续除以R，又得到一个余数，直到商为0止，然后将余数按照从后到前的顺序排列，即可得到以R进制2.1数制表示的整数。2.1数制（2）小数部分的转换通常采用“乘R取整法”，将十进制小数乘以R，得到一个整数，将剩下的小数继续乘以R，又得到一个整数，重复该过程，直到小数部分为零（如果遇到小数部分永远不为零的情况，可以根据要求达到转换精度即可），最后将整数按照从前到后的顺序排列，即得到以R进制表示的小数。2.1数制2.1数制2.R进制转换为十进制3.二进制与八进制、十六进制的相互转换（1）二进制转换八进制将二进制数以小数点界，对于整数部分，按照从低位到高位的顺序，以3位二进制数为一组进行划分，得到若干组，每一组转换为1位等值的八进制数，若出现不够3位的情况，可通过在高位添加0的方式补足；对于小数部分，按照从高位到低位的顺序，也以3位二进制数一组2.1数制进行划分，得到若干组，每一组转换1位等值的八进制数，若出现不够3位的情况，可通过在低位添加0的方式补足。（2）二进制转换十六进制与二进制转换八进制相似，对于整数部分，按照从低位到高位的顺序，以4位二进制数一组进行划分，得到若干组，每一组转换1位等值的十六进制数，若出现不够4位的情况，可通过在高位添加0的方式补足；对于小数部分，按照从高位到低位的顺序，也以4位二进制数为一组进行划分，得到若干组，每一组转换为1位等值的十六进制数，若出现不够4位的情况，可通过在低位添加0的方式补足。2.1数制（3）八进制、十六进制转换二进制按照1位八进制数转换3位二进制数，1位十六进制数转换4位二进制数的对应关系，逐位进行转换即可得到相应的二进制数。2.1数制2.2编码2.2.1编码概述1）都是由若干种字母、数字、符号等单独或组合成。2）都具有特定的规律。3）都具有特定的含义。1）构成：由17位数字本体码和1位校验码组成。2）规律：从左至右依次6位数字地址码、8位数字出生日期码、3位数字顺序码（末位是奇数表示男性，是偶数表示女性）和1位校验码（根据前面17位数字码，按照ISO/IEC7064:2003.MOD11-2计算得到，取值范围为0~10；遇到计算结果10时，身份证变成了19位，不符合国家标准规定，因此用X来代替）。2.2编码3）含义：是具有中华人民共和国国籍的公民的唯一的、终身不变的身份代码，包含办证时所在的户籍地、出生日期、性别等公民身份信息。2.2.2数字信号编码2.2编码2.2.3常用的数字信号编码2.2编码（1）8421BCD码8421BCD码是最基本和最常用的BCD码，它和4位自然二进制数相似，用0000~1001代表对应的0~9，余下1010~11116组代码不用。（2）5421BCD码5421BCD码从高位到低位的“权值”分别是5、4、2、1。对于这种有权码，有的十进制数存在两种表示方法，例如5既可以用1000表示，也可以用0101表示，这说明5421BCD码的编码方案不是唯一的，表2-3只列出了其中一种编码方案。（3）2421BCD码2421BCD码从高位到低位的“权值”分别2、4、2、1。（4）余3码余3码是一种无权码，它是在8421BCD码基础上“加3”后得到的。（5）余3循环码余3循环码也是一种无权码，主要特点是任何相邻的两个代码之间仅有一位的状态不同，例如0010和0110只是次高位不同，0110和0111只是量低位不同。2.2.4原码、补码和反码（1）机器数和真值机器数是数字在计算机中的二进制表示形式。（2）原码原码是符号位加上数值部分，例如+11的原码是［00001011］原，-11的原码是2.2编码［10001011］原。（3）补码正数的补码和其原码一致，也是符号位加上数值部分，例如+11的补码是00001011。（4）反码正数的反码和其原码一致；负数的反码是在其原码的基础上，符号位不变，其余各位取反。2.2编码2.2.5格雷码2.2编码2.2.6奇偶校验码2.2编码2.2.7ASCII码和汉字编码2.3编码问题的0、1描述2.3编码问题的0、1描述第3章基本逻辑关系与逻辑门3.1基本逻辑关系3.1.1二值逻辑3.1.2三种基本逻辑关系1.与逻辑3.1基本逻辑关系3.1基本逻辑关系2.或逻辑3.1基本逻辑关系3.1基本逻辑关系3.非逻辑3.1基本逻辑关系3.1.3基本逻辑关系的复合1.与非逻辑3.1基本逻辑关系2.或非逻辑3.1基本逻辑关系3.与或非逻辑3.1基本逻辑关系4.异或逻辑3.1基本逻辑关系5.同或逻辑3.1基本逻辑关系3.1.4基本逻辑关系的分立元件电路实现1.与逻辑电路的分立元件实现2.或逻辑电路的分立元件实现3.1基本逻辑关系3.非逻辑电路的分立元件实现3.2逻辑门概述3.2.1逻辑门的分类3.2.2逻辑门的工作电源及逻辑电平1.工作电源2．逻辑电平（1）最小输入高电平（VIH（min））确保逻辑门的输入为高电平时所允许的最小电平值。（2）最大输入低电平（VIL（max））确保逻辑门的输入为低电平时所允许的最大电平值。（3）最小输出高电平（VOH（min））确保逻辑门的输出为高电平时所允许的最小电平值。（4）最大输出低电平（VOL（max））确保逻辑门的输出为低电平时所允许的最大电平值。3.2逻辑门概述3.2逻辑门概述3.2.3逻辑门的噪声容限3.3

TTL逻辑门3.3.1标准TTL逻辑门1.电路结构分析（1）输入级由双发射极硅晶体管VT1、二极管VD1和VD2、基极电阻R1组成。（2）中间级中间级由VT2、R2和R3组成，从VT2的集电极C2和发射极E2上可以分别获得两个相位相反的电压信号供输出级使用。（3）输出级输出级由VD3、VT4、VT5和R4组成。3.3

TTL逻辑门2.工作原理分析（1）A和B都是高电平UCC=5V，如果VA=VB=5V，则VT1不导通，如果不考虑VT2和VT5的存在，基极电位VBI=5V。（2）输入端至少有一个接低电平假设VA=OV，VB=5V，则VT1对应A端的发射结导通，VB1=VA+UBEI=0V+0.7V=0.7V。3.开门电平UON和关门电平UOFF4.扇入系数和扇出系数（1）扇入系数指逻辑门允许的输入端的数目，用NI来表示。（2）扇出系数指逻辑门可驱动同类门的个数，用NO来表示，可以衡量逻辑门带负载能力的大小。1）驱动门输出高电平。2）驱动门输出低电平。3.3

TTL逻辑门3.3

TTL逻辑门5.输入负载特性3.3

TTL逻辑门3.3.2集电极开路逻辑门1.电路结构2.工作原理分析3.3

TTL逻辑门3.OC门实现线与逻辑3.3

TTL逻辑门3.3.3三态输出逻辑门1.三态门概述2.三态门的构成及表示3.缓冲门3.3

TTL逻辑门3.3

TTL逻辑门4.三态缓冲门3.4

MOS管3.4.1增强型MOS管1.增强型MOS管的构造3.4

MOS管3.4

MOS管2．增强型MOS管和晶体管的比较1）与晶体管符号进行对比，MOS管的源极S、栅极G、漏极D分别对应于晶体管的发射极E、基极B、集电极C，它们的作用相似。2）MOS管是电压控制电流器件，由栅、源之间的电压VGS控制漏极电流ID；而品体管是电流控制电流器件，即由基极电流IB控制集电极电流IC。3）MOS管的栅极和其他电极之间是绝缘的，不产生电流；品体管的基极与其他极之间不是绝缘的。4）MOS管只有多数载流子参与导电，具体而言，NMOS管参与导电的是电子，PMOS管参与导电的是空穴；在晶体管中，多数载流子和少数载流子都参与导电。5）MOS管和晶体管都可以构成各种放大电路和开关电路，但是MOS管集成电路具有制造工艺简单、成品率高、功耗低、集成度高、抗干扰能力强等特点，特别适合于大规模集成电路，因此得到越来越广泛的应用。3.4

MOS管3.4.2NMOS反相器1.电路构成2.工作原理3.4

MOS管3.4.3NMOS门电路1.NMOS与非门2.NMOS或非门3.4

MOS管3.NMOS与或非门3.4.4PMOS门电路3.5

CMOS逻辑门3.5.1CMOS反相器（1）CMOS反相器的电路构成CMOS反相器的电路构成如图3-44所示。（2）CMOS反相器的工作原理NMOS管的栅源开启电压UT1>0，PMOS管的栅源开启电压UT2<0。3.5.2CMOS与非门和或非门1.CMOS与非门2.CMOS或非门3.5

CMOS逻辑门3.5

CMOS逻辑门3.5.3CMOS逻辑门的特点（1）静态功耗低CMOS门电路工作时，NMOS管和PMOS管总是一个导通、另一个截止，因此电源静态电流非常小，电路静态功耗极低。（2）电源利用率高CMOS门电路输出高电平时，UOH

近似等于电源正电压VDD；输出低电平时，UOL近似等子电源负电压USS其电源利用率在各类集成电路中是较高的。（3）集成度高、稳定性好由于CMOS电路功耗低，内部发热量小，所以集成度可大大提高。（4）电源取值范围宽CMOS电路电源在较大范围变化时，电路仍能保持正确的逻辑关系，工作电源取值范围可达3~18V。（5）易受静态干扰CMOS电路容易受静电感应出现击穿，因此其电路内部应设置保护电路，并在使用和存放时注意静电屏蔽。3.5.4TTL逻辑门与CMOS逻辑门级联的接口问题3.6数字集成器件基础知识3.6.1数字集成器件的命名3.6.2数字集成器件的封装1.概述2．常见封装形式简介（1）双列直插式封装（DualIn-linePackage，DIP）引脚从封装两侧引出，封装材料有塑料和陶瓷两种。（2）小外形封装（SmallOutlinePackage，SOP）引脚从封装两侧呈L形引出，封装材料有塑料和陶瓷两种。（3）方形扁平封装（QuadFlatPackage,QFP）引脚从4个侧面呈L形引出，封装材料有陶瓷、金属和塑料3种。3.6数字集成器件基础知识（4）方形J引脚扁平封装（QuadFlatJ-leadedPackage,QFJ）引脚从封装4个侧面引出，向下呈J字形，封装材料有塑料和陶瓷两种，其中塑料材质的又称为带引线的塑料芯片载体（PlasticLeadedChipCarrier,PLCC），是表面安装型封装之一。（5）插针网格阵列封装（PinGridArrayPackage,PGA）芯片内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列，根据引脚数目的多少，可以围成多圈。3.6数字集成器件基础知识第4章逻辑代数与逻辑函数4.1逻辑代数4.1.1逻辑代数的基本公理4.1.2逻辑代数的基本定律4.1逻辑代数1.定律的真值表证明1）将定律中出现的所有变量罗列出来，写出这些变量的所有状态组合。2）将定律两边的逻辑运算式分列出来，并填入每一种变量状态下逻辑运算式的值。3）对定律两边运算式的值进行对比，如果完全一致，得证。4.1逻辑代数4.1逻辑代数2.定律的公式证明4.1逻辑代数4.1.3逻辑代数的三个基本运算规则1.代入规则4.1逻辑代数2.反演规则4.1逻辑代数1）必须保持原函数的运算顺序，必要时加入括号。2）公共非号不得改变。3.对偶规则4.2逻辑函数4.2.1逻辑函数的表示方法4.2逻辑函数1.真值表2.逻辑表达式3.最小项与最大项（1）最小项如果一个逻辑函数的某个与项包含了该函数的全部输入变量，每个变量都以原变量或反变量的形式出现，且仅出现一次，则这个与项称为该逻辑函数的一个最小项。①对于任意一个最小项，输入变量只有一组取值使得它的值为1。②同一逻辑函数的任意两个不同的最小项的积（相与）0。③全体最小项之和（相或）为1。4.2逻辑函数（2）最大项如果一个逻辑函数的某个或项包含了该函数的全部输入变量，每个变量都以原变量或反变量的形式出现，且仅出现一次，则这个或项称为该逻辑函数的一个最大项。①对于任意一个最大项，输入变量只有一组取值使它0。②同一逻辑函数的任意两个不同的最大项的和力1。③全部最大项之积0。4.2逻辑函数（3）最小项和最大项的关系显然，相同编号的最小项和最大项互次相反，即4.逻辑表达式的常用形式（1）与或式由若干“与项”进行“或”运算构成。4.2逻辑函数（2）或与式由若干“或项”进行“与”运算构成，也称次“和之积”式。（3）与非-与非式由若干“与非项”再进行“与非”运算构成。（4）或非-或非式由若干“或非项”再进行“或非”运算构成。（5）与或非式由若干“与项”先进行“或”运算再进行“非”运算构成。4.2逻辑函数5.逻辑电路图4.2逻辑函数4.2逻辑函数6.波形图7.卡诺图4.2逻辑函数4.2逻辑函数8.硬件描述语言4.2逻辑函数4.2.2逻辑函数的标准形式1.标准与或式1）首先将表达式变换成与或表达式。2）对于非最小项的与项，利用互补律A+A=1增加缺少的变量。3）合并重复项，得到标准与或式。4.2逻辑函数4.2逻辑函数2.标准或与式1）首先将表达式转换成或与表达式。2）对非最大项的或项，利用互补律A•A=0增加缺少的变量。3）合并重复项，得到标准或与式。3.两种标准表达式间的转换4.2