《电工电子实验与EDA实践入门》课件第4章

第4章电子技术综合实验综合实验一

小功率直流稳压电源综合实验二

简易波形发生器综合实验三

数字式电压表

综合实验四

数字式电容表

综合实验五

数字式频率计

综合实验一小功率直流稳压电源

一、实验目的

（1）掌握串联型稳压电源基本工作原理。

（2）了解采样电压与输出电压之间的关系。

（3）了解三端集成稳压电路的应用。二、实验原理

直流稳压电源是最为常见的电子电路功能部件，绝大部分电子设备都需要直流稳压电源来提供能源。由稳压管稳压的直流稳压电路，因稳压管与负载并联，称为并联稳压电路，一般只适用于小电流负载。本实验中的电压调整管VT1(又称为功率管)与负载串联，故属于串联型稳压电路。

1.电源电路

图4-1所示为小功率串联型直流稳压电源。输入为

220V交流市电，输出分成两路：一路为固定电压9V输出Uo1，另一路是可调电压输出Uo2。220V交流电压经变压器降压，在变压器副边得到大小合适的低压交流电，通过VD1~VD4四个二极管组成的整流桥整流并经电容C1滤波，

在正常负载的情况下，A点对地电压波形是带有交流分量的脉动直流。图4-1小功率串联型直流稳压电源由于电网电压的波动和负载变动、温度变化等原因，将会引起A点电压的波动。为了克服这种波动同时消除交流

分量引起的脉动，一般均须加入稳压环节。A点右面的下部和上部是两种不同形式的稳压电路：一种由分立元件构成，另一种则是以集成电路为主。分立元件部分的稳压原理如下：输出电压经电阻R2、稳压管VDz到地，稳压管反向击穿，在稳压管两端获得的稳定电压Uz加上VT2的基-射电压UBE2之和（Uz+UBE2）作为参考电压信号（或称基准电压信号）。电阻R3、RW和R4构成的输出采样电路对输出电压Uo2分压后取出采样电压信号。比较放大管VT2和电阻R1构成误差放大器，其动态调整过程如下：采样电压信号与参考

电压信号Uz+UBE2进行比较，当采样电压信号大于Uz+UBE2时，比较放大管VT2的基极电流IB增大，集电极电流IC成比例增大；当采样电压信号小于Uz+UBE2时，比较放大管VT2的基极电流IB减小，集电极电流IC也成比例减小。VT2集电极电流IC的增减将对输出电压Uo2产生调节作用。（1）受电网电压或负载变动等外界影响，输出电压Uo2上升→采样电压上升→比较放大管VT2的集电极电流IC上升→放大管VT2的集电极电阻两端的压降增大→电压调整管VT1的基极电位VB下降→VT1管的工作点下降，UCE增加→输出电压Uo2下降，恢复到接近原值。（2）同样，若输出电压Uo2下降→采样电压下降→比较放大管VT2的集电极电流IC下降→放大管VT2的集电极

电阻两端的压降减小→电压调整管VT1的基极电位VB上升→VT1管的工作点上升，UCE减小→输出电压Uo2上升，

恢复到接近原值。

2.直流稳压电源的主要性能参数

(1)输出电压Uo2及其调节范围。输出电压的大小，取决于参考电压信号Uz+UBE2的大小以及采样电路的分压比，因此输出电压在一段范围内可调，输出电压Uo2及其调节范围由下式决定：

(4-1)其中，RW″是采样电位器的下半部分的阻值。调节RW可以调节输出电压。

(2)输出电阻Ro。它定义为稳压电路的输入电压一定时，输出电压的变化量与输出电流的变化量之比：（4-2）输出电阻Ro较小，则负载变化时引起的电压波动就比较小。

(3)稳压系数S。它定义为稳压电路的负载不变时，输出电压的相对变化量与输出电压的相对变化量之比：

(4)纹波电压峰-峰值Urp－p。它是指在额定负载条件下，输出电压中所含交流分量的峰-峰值，可以用示波器经AC耦合方式测量。

3.78系列三端集成稳压器

图4-1上部是用三端集成稳压器LM7809构成的稳压电路，输出电压固定为9V，不可直接进行调节，电路显然简单多了。如果输入端的导线较长，需要在1脚与地之间接一个0.1μF的电容，以防止自激。需要注意的是，输入、输出电压的差值（即A点电压与Uo1之间的差值）至少要大于等于2V，否则输出可能不能稳定，但此差值也不宜过大。三、实验内容及步骤

（1）根据题目要求，粗略估计各元件参数，将电路图输入Multisim软件的工作区，进行电路仿真。大致确定输出电压和调节范围，并测量不同负载电阻下的输出电压，推算输出电阻。

(2)按图4-1连接整流滤波电路（含C1电容），其余暂不接，测量A点电压（空载）。

(3)按图4-1连接除7809以外的电路。

(4)检查无误通电，测量稳压部分输入电压（A点电压）=_____V。

（5）调节电位器RW，使输出电压Uo2等于设计值。（6）Uo2接负载电阻，测量输出电压Uo2=_____V，纹波电压Uo2rp－p=_____V。

(7)连接7809电路，测量输出电压Uo1=_____V。

(8)Uo1接负载电阻，测量输出电压Uo1=_____V，纹波电压Uo1rp－p=_____V。六、实验报告要求

（1）计算稳压电源的输出电阻Ro=_____Ω。输出电阻对输出电压有何影响？

(2)允许输出电流与输入电压之间的关系主要受什么参数影响？

(3)实用中一般情况下功率管都要加散热片,为什么？

综合实验二简易波形发生器

一、实验目的

(1)了解集成运放的线性和非线性应用的范围和特点。(2)了解滞回比较器以及积分器的工作原理。

(3)分析输出频率与积分时间常数的关系。

(4)了解波形产生和波形变换的常用方法。二、实验原理

波形发生器最常用的输出波形有方波（含矩形波）、三角波和正弦波。产生这三种波形的方法有多种。本实验采用的方波和三角波发生器电路原理图如图4-2所示。集成运放A1和电阻RF与R1构成滞回比较器（斯密特触发器），运放A2和电容CF与电阻R2构成反相积分器。当运放A1的输出为正饱和值Uo1+时，通过RW1分压，积分器进行反相积分直到运放A2的输出Uo2为负值，两者电压在A1同相输入端进行叠加后与0V（地）进行比较，因而有下列过程：

A1的输出Uo1+→A2反向积分→Uo2越来越小直到负值→使得A1的同相输入端电压u+i1≤0→A1的输出为负饱和值

U

－o1→A2正向积分→Uo2越来越大到正值→使ui1+≥0→A1的输出再次为正饱和值Uo1+……

周而复始形成振荡，Uo1输出方波，Uo2输出等腰三角波。图4-2方波和三角波发生器原理图方波幅值Uo1M大小由运放的动态范围决定（也可以用双向稳压管代替RW1，使方波幅值Uo1M经稳压降到合适的数值），方波经积分得到三角波，当RW1的滑动端调到最

上端时，三角波的幅度取决于运放A1叠加电阻R1与RF的比值，即回环特性曲线的宽度(4-4)可见，改变R1与RF的比值可以改变Uo2M的大小。怎样将三角波转换为正弦波呢？一个比较简单的近似方法是进行非线性转换。简单形象地说，我们需要将三角波的上下顶端附近由折线形成的尖角变成曲率渐变的弧线构成的圆弧。为此，我们注意到差分放大电路的传输特性存在着非线性，随着输入电压信号的增大,输出电压逐渐饱和，由线性区向饱和区过渡，电路的电压放大倍数逐渐下降。我们就是利用这种非线性实现三角波-正弦波的转换的，具体电路如图4-3所示。考虑到电路必须容易进入非线性区（饱和区），因此，集电极电阻取得较大；同时静态工作电流IC调得较小，每管小于等于0.5mA左右。要获得失真较小的正弦波，还必须控制输入三角波的大小。图4-3用差分放大电路构成的三角波-正弦波转换器三、实验内容及步骤

(1)将电路图4-2输入Multisim软件的工作区，进行电路仿真。了解电路参数对方波和三角波的幅度及其频率的影响。根据要求大致确定各参数的数值。

(2)连接方波和三角波产生电路。

(3)用示波器观察方波和三角波输出波形，调节方波输入大小，观察其对频率及幅度的影响。

(4)连接差动放大器，通电，调整工作点，使每管集电极电流小于等于0.5mA。

(5)输入三角波，调整输入三角波大小，用示波器观察输出波形，反复调试工作点及三角波输入大小，使正弦波失真最小。四、实验设备和器材

面包板,电子器件一套,差动放大器,数字万用表,双踪示波器。

五、预习内容

（1）掌握滞回比较器电路与积分运算电路的工作原理和计算公式。

(2)掌握方波和三角波发生器电路的工作原理。

(3)理解差分放大电路非线性转换原理。六、实验报告要求

(1)三种输出波形之间是如何产生和转换的？通过什么环节，应用哪一种原理？

(2)振荡频率与什么参数有关？你能否说明频率公式是怎样推导的？

(3)电路中需要调节哪些参数来调整三角波幅度？

(4)可以改变什么参数来改变正弦波的幅值大小？综合实验三数字式电压表

一、实验目的

（1）了解电子电路构成小系统的一般结构。

（2）掌握数字计数器的计数工作原理。

（3）理解将被测电压线性转换成计数时间的电路工作原理。

（4）了解CMOS集成电路的性能特点和使用注意事项。二、实验原理

1.CMOS集成电路的性能特点

CMOS字面上的意思是互补金属氧化物半导体（场效应晶体管），由N沟道增强型MOS管和P沟道增强型MOS管互补构成。跟TTL相比，CMOS集成电路有很多特点，如：(1)电源电压工作范围大。CMOS集成电路可在VDD=

3~15V范围内正常工作，有的甚至可达18V。

(2)逻辑摆幅大，电源利用率高。输出高电平UOH=VDD

，低电平UOL=0V，逻辑摆幅接近VDD，电源利用率接近1。

(3)抗干扰能力强。CMOS门电路的电压传输特性的转折区很陡，所以其噪声容限很大，且其高电平噪声容限

UNH与低电平噪声容限UNL相等，其典型值可达电源电压的45%。

(4)功耗小。在静态时，不论输出为高电平或低电平，其输出端NMOS管和PMOS管两者之中总有一个处于截止状态，从而静态漏极电流几乎为零，静态功耗很小，可以忽略。动态时，CMOS电路的功耗与负载等效电容CL和信号频率f成正比，与电源电压VDD的平方成正比。

(5)输入电阻很大，输入电流很小；输出电阻大，输出电流，无论吸入电流或放出电流都小，但是其扇出系数仍很大。

(6)开关速度接近TTL集成电路。经过多年的技术改进，CMOS集成电路的开关速度已经接近TTL集成电路，74HC、74HCT系列与TTL电路兼容。

2.CMOS集成电路的使用注意事项

由于CMOS集成电路具有高输入阻抗等特点，因而其有一些使用中需要注意的事项。

(1)为了防止静电造成损坏，组装调试时，电烙铁、仪表、工作台等应该有良好接地。操作者的衣服手套应该注意消除静电，不用的输入端不能悬空。

(2)虽然CMOS电路的输入端已经设置了保护二极管，为了防止二极管因过流而损坏，仍需要在低内阻的信号源和CMOS电路的输入端之间加限流保护电阻，电源极性不能接反。

(3)为防止输出端短路，输出端既不可与电源VDD直接短接，也不可与地短接。各输出端之间不可并联。输出端不可直接驱动晶体管，以免功耗超过规定。

(4)输入信号电平Ui的幅度不能超过VDD，也不能低于

0V，否则容易引起“锁定”效应，烧毁芯片。

(5)不能在通电的情况下插、拔CMOS集成电路。

(6)脉冲信号的上升沿和下降沿必须有一定的陡度，否则需要经过整形。

3.CMOS四位十进制计数译码显示电路

两位十进制计数译码显示电路如图4-4所示，在此基础上很容易将其扩展至四位。4511和4518均为CMOS集成电路，其方框内侧的字母是端口名，方框外侧的数字是引脚号码。图4-4两位十进制计数译码显示电路

4518为CMOS双BCD码十进制加计数器，也就是说，一片4518内部有两个十进制计数器。4518共有16个引脚，16脚为VDD，8脚为GND，1~7脚为计数器1，9~15脚为计数器2。每个计数器有三个控制信号：RESET为计数器清零端，高电平有效，正常计数时应为低电平；EN为CP下降沿（或称负跳变）计数输入端，此时应将CLK端接地；Q0~Q3为数据输出端，可用Q3的下降沿作为向高位的进位信号，连接到相邻高位的EN。

4511为带锁存的七段译码器，也是16个引脚：A、B、C、D为数据输入端，D为高位；a~g为七段译码输出，高电平有效，经限流电阻驱动LED显示器；BI（消隐）、LT（灯测试）信号不用，接高电平；LE（锁存允许）接置数信号LD，高电平时允许计数器Q3~Q0的计数值进入显示译码器，低电平时锁存。4518的计数值Q3~Q0对译码器无影响。计数板的计数控制时序如图4-5所示。图4-5译码锁存、计数清零信号时序图从信号时序图4-5结合计数译码显示电路图4-4可以看出，每个周期开始，置数信号LD先将上一周期的计数值锁存在显示译码器4511中，然后RESET信号对计数器4518清零，清零完毕后，4518开始新的一个周期的计数，直到新的一次置数信号LD来到……如此循环往复，数码管就能稳定显示一个周期的计数脉冲的个数了。

4.电压数字转换电路原理

电压数字测量电路的关键，是将待测电压U2线性地转换成计数的时间。电路如图4-6所示。图4-6数字电压表控制信号产生电路在图4-6的电路中，PNP型三极管VT1及R1、R2、R3、R4构成电流负反馈恒流充电电路，向电容C1恒流充电。电容C1两端电压UC为斜率一定的线性增长的电压，被送到比较器同相输入端，与接到比较器反相输入端的待测电压U2进行比较。当电容电压UC≥待测电压U2时，比较器U2（OC输出）输出高电平，经过阻容元件RC延迟，反相器（非门）

U3B输出“1”，送到LM555的6脚和2脚，使THR和TRI的电平大于等于2/3VCC，LM555内部触发器翻转，使3脚输出Uout为低电平，7脚对地短路放电使电容电压UC=0≤U2。比较器U2重新输出低电平，经阻容元件RC延迟使6、

2脚为低电平小于等于1/3VCC，LM555的3脚输出Uout重回高电平，LM555内部放电晶体管截止，7脚对地高阻，电容C1再次恒流充电……形成振荡。各点电压波形关系如

图4-7所示。注意到Uout是555集成电路的3脚输出。图4-7数字电压表控制信号波形图三、实验内容及步骤

(1)将电路图4-6输入Multisim软件的工作区，进行转换电路仿真。了解电路参数对比较器输出LD周期的影响。根据要求大致确定各参数的数值。

(2)将四位计数板接上+5V电源，RESET接“0”，LD接“1”，CP接函数发生器TTL方波信号，计数器开始计数，观察数字显示规律。

(3)连接转换电路，通电后用示波器测量电容两端电压UC波形。有锯齿波的话则观察RESET信号和LD信号是否符合工作时序；无锯齿波则检查电路。

(4)两部分都正常，则可以连接成整体电路，进行零位及满度调试，将U2=0，则数码管显示应该为0，否则检查比较器门槛电压是否太高，解决此问题。然后U2输入

3V，调整三极管VT1发射极电位器R3使显示为3.00，按表4-1所列数值输入，观察显示器读数，填入表中。六、实验报告要求

(1)构建既包含模拟电路又包含数字电路的系统要注意什么问题？

(2)此转换电路将被测电压转换成周期时间，试推导其运算关系式。

(3)如果输入大于3V，应如何进行测量？

(4)此电路测量精度为多少?

注：Multisim仿真图如图4-8所示。（计数器用74LS160，锁存器用74LS374，数码管内含译码器。）图4-8数字电压表Multisim仿真图

综合实验四数字式电容表

二、实验原理

电容容量的测量有多种方法，本实验采用间接测量法，将电容量线性地转换成计数周期（时间）。转换电路的原理如图4-9所示。

图4-9电容测量原理图恒定电流源IS以恒定电流向待测电容C1充电，使电容两端的电压UC线性上升，并送入比较器U2

与基准电压U2=3V比较。比较器的输出LD在UC<3V时一直为低电平，反相器U3A输出为高，向电容C2快速充电至高电平（时间常数很小）。反相器U3B输出为低，开关S保持断开。由于恒流源持续向电容C1充电，一旦UC>3V，比较器输出立即变高。此时反相器U3A输出变低，电容C2通过R6、U3A内部的输出晶体管放电，等到C2上的电压降到开门电平以下，U3B输出变高，使电子开关S闭合，电容C1迅速放电，UC迅速回零。比较器U2的输出LD也立即回到低电平，U3B也很快变低，开关S恢复断开。由于R6C2的时间常数很小（微秒级），所以比较器输出高电平的时间很短。由上述分析可知，两次比较器输出LD高电平之间的时间（即周期）与待测电容的容量成正比。

在LD的低电平期间计数器将连续计数，利用LD的正脉冲锁存一个周期的计数值。只要适当选取计数脉冲CP的频率，就可以使计数值正好等于待测电容的容量。电容测量电路中的比较器选用LM339，每片集成块内部装有四个独立的电压比较器，由于是OC输出，故需上拉

电阻。

LM339的引脚排列参见图4-10。图4-10

LM339引脚排列实际的转换电路如图4-11所示，该电路与数字电压表的V-T转换电路十分相似。图4-11的转换电路中用稳压管稳压的方法使比较器反相输入端电压恒定，此时C1为待测电容。充电电流iC为(4-6)式中R4′等于R3的滑动端以下部分加上R4全部的阻值。从上式可知充电电流iC为常数。电容电压UC为即(4-8)由此可知电容充电时间t与电容C容量成正比。三、实验内容及步骤

(1)将电路图4-11输入Multisim软件的工作区，进行电路仿真。了解电路参数对比较器输出LD周期的影响。根据要求大致确定各参数的数值。

(2)将三位计数板接上+5V电源，RESET接“0”，LD接“1”，CP接函数发生器TTL方波信号，计数器开始计数，观察显示规律。

(3)连接转换电路，检查无误后通电。在C1=10nF情况下，示波器测量UC有无锯齿波，LD、RESET信号是否正常。

(4)各信号正常情况下连接计数板。

(5)用电容箱作为校准工具，输入C1=1nF使显示为001,输入C1=999nF使显示为999。将显示读数填入表4-2中。六、实验报告要求

(1)构建既包含模拟电路又包含数字电路的系统要注意什么问题？

(2)此电路将被测电容容量转换成计数周期时间，试用测量数据校验运算关系式。

(3)如果待测电容大于999nF，应如何进行测量？

(4)此电路测量精度为多少?综合实验五数字式频率计

一、实验目的

(1)了解数字频率计的组成和原理。

(2)设计数字频率计的时基信号和控制信号部分。

(3)掌握数字频率计的各部分电路的调试及总体联调

方法。二、实验原理

1.数字频率计测频原理

数字频率计是根据闸门计数原理，测量交流周期性信号的频率并用数字显示的仪器。图4-12所示为数字频率计的原理框图。待测信号是周期性的交流信号，经输入通

道放大、整形后得到TTL方波信号，加到主闸门的一个输入端。图4-12数字频率计原理框图主闸门是一个“与”门或者“与非”门，其另一个输入来自控制电路的门控信号。门控信号高电平的宽度一般取单位时间，如1s、0.1s、0.01s、…，等于时基信号的周期。如果占空比等于50%，那么对时基信号二分频就可以获得门控信号。在门控信号的控制下，主闸门输出的脉冲数就是单位时间内待测信号的脉冲数，即频率值。再经过计数、译码、显示电路，就能显示测量结果。为了使显示保持稳定，每隔一定时间（一般是一个时基信号周期）后产生锁存信号和清零信号，将译码输入锁存后使计数器清零，再进入下一次测量。

2.100Hz时基信号的产生

用LM555定时器构成的100Hz振荡电路如图4-13所示。电路很简单，就是所谓多谐振荡器。根据设计要求（输出100Hz方波，要求充放电时间常数基本相等，输出波形的占空比等于50%），决定有关器件的参数，可以先进行仿真。调节电位器RW，用示波器观察LM555的3脚输出波形。图4-13用555构成的100Hz时基电路

3.控制信号时序

按照图4-12数字频率计原理框图，若待测信号为TTL连续方波，则控制信号时序如图4-14所示。门控信号高电平时，待测信号可以通过闸门；门控信号低电平时，闸门关闭。在门控信号的下降沿，产生锁存信号LD，在LD的下降沿产生清零信号RESET，即先锁存，再清零，保证锁存数据不被清除。图4-14数字频率计闸门方案控制信号时序图为了进一步简化电路，也可以不用闸门，直接将待测信号送入计数器，于是门控信号也可以省略，利用清零后到下次锁存之间的时间对待测信号的脉冲计数。从图4-15的简化后的时序图可以看出，如果时基信号占空比等于50%，门控信号又是时基的二分频，只要LD和RESET

的脉冲宽度足够窄（几微秒），那么这段时间几乎与门控信号高电平宽度相等。用TTL100Hz标准时钟信号，经过十进制计数器计数分频，产生3个时基信号：0.01s、0.1s、1s。每个时基信号对应不同的测量量程。可以用时基信号来产生锁存和清零信号，如图4-15所示。图4-15数字频率计控制信号简化后的时序图其中，锁存信号LD的前沿与时基信号的前沿同步，清零信号RESET的前沿与锁存信号LD的后沿同步。由图可以看出，由于实际计数要等到清零结束后才开始，故每个测量计数周期比时基信号的周期要略短一些，为了提高准确度，这两个信号的脉冲宽度应该尽量窄一些。

4.CMOS单稳态触发器4528/4538

4528/4538有16个引脚，其排列如图4-16(a)所示，两个单稳以前缀1或2区别。电路工作时必须在指定的引出端（T2和T1）接上电阻R和电容C，暂态时间（即输出脉宽）由外接电阻R和电容C的乘积以及电源电压VDD决定。图4-16

4528/4538引脚排列和外部RC接法表4-3是4528/4538单稳态触发器的功能表。假设已经按图4-16（b