【MOOC】计算机系统基础（二）：程序的执行和存储访问-南京大学 中国大学慕课MOOC答案

【MOOC】计算机系统基础（二）：程序的执行和存储访问-南京大学中国大学慕课MOOC答案第一周小测验1、【单选题】机器主频的倒数（一个节拍）等于（）。本题答案：【时钟周期】2、【单选题】CPU中控制器的功能是（）。本题答案：【完成指令译码，并产生操作控制信号】3、【单选题】冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU依据（）来区分它们。本题答案：【指令和数据的访问时点不同】4、【单选题】下列寄存器中，用户可见的（即：机器级代码程序员能感觉其存在的）寄存器是（）。本题答案：【程序计数器（PC）】5、【单选题】下面是有关CPU中部分部件的描述，其中错误的是（）。本题答案：【IR称为指令寄存器，用来存放当前指令的操作码】6、【单选题】执行完当前指令后，PC中存放的是后继指令的地址，因此PC的位数和（）的位数相同。本题答案：【主存地址寄存器（MAR）】7、【单选题】通常情况下，下列部件（）不包含在CPU芯片中。本题答案：【动态随机访问存储器（DRAM）】8、【单选题】下列有关程序计数器PC的叙述中，错误的是（）。本题答案：【指令顺序执行时，PC的值总是自动加1】9、【单选题】CPU取出一条指令并完成执行所用的时间称为（）。本题答案：【指令周期】10、【单选题】下列有关指令周期的叙述中，错误的是（）。本题答案：【乘法指令和加法指令的指令周期总是一样长】第二周小测验1、【单选题】下列几种存储器中，（）是易失性存储器。本题答案：【cache】2、【单选题】下面有关半导体存储器组织的叙述中，错误的是（）。本题答案：【同一个存储器中，每个存储单元的宽度可以不同】3、【单选题】若某个内存条容量为1GB，则说明该内存条中可存储（）个字节。本题答案：【2^30】4、【单选题】某32位计算机，主存地址为32位，按字节编址，则该计算机的主存地址范围是（）。本题答案：【0～(4G-1)】5、【单选题】假定主存地址空间大小为1024MB，按字节编址，每次读写操作最多可以一次存取32位。不考虑其它因素，则存储器地址寄存器MAR和存储器数据寄存器MDR的位数至少应分别为（）。本题答案：【30，32】6、【单选题】采用行、列地址引脚复用的半导体存储器芯片是（）。本题答案：【DRAM】7、【单选题】下面有关ROM和RAM的叙述中，错误的是（）。本题答案：【计算机系统的主存都用DRAM芯片实现】8、【单选题】下面有关半导体存储器的叙述中，错误的是（）。本题答案：【半导体存储器都采用随机存取方式进行读写】9、【单选题】存储容量为16K×4位的DRAM芯片，其地址引脚和数据引脚数各是（）。本题答案：【7和4】10、【单选题】假定用若干个16K×8位的存储器芯片组成一个64K×8位的存储器，芯片各单元交叉编址，则地址BFFFH所在的芯片的最小地址为（）。本题答案：【0003H】第三周小测验1、【单选题】以下有关磁盘存储器信息存储原理的叙述中，错误的是（）。本题答案：【共有三种不同的磁化状态】2、【单选题】以下有关磁盘存储器结构的叙述中，错误的是（）。本题答案：【磁盘驱动器的位置介于CPU和磁盘控制器之间】3、【单选题】以下有关硬磁盘的磁道和扇区的叙述中，错误的是（）。本题答案：【一个磁道由若干扇区构成且磁盘各磁道信息位数总相同】4、【单选题】以下有关磁盘驱动器的叙述中，错误的是（）。本题答案：【送到磁盘驱动器的盘地址由磁头号、盘面号和扇区号组成】5、【单选题】假定一个磁盘存储器有10个记录面，用于记录信息的柱面数为5000，每个磁道上记录信息位数相同，磁盘片外径200mm，内径40mm，最内道位密度为200bpm（位/毫米），则该磁盘存储器的容量约为（）。本题答案：【0.157GB】6、【单选题】假定一个磁盘存储器有4个盘片，用于记录信息的柱面数为2000，每个磁道上有3000个扇区，每个扇区512B，则该磁盘存储器的容量约为（）。本题答案：【24GB】7、【单选题】假定一个磁盘的转速为7200RPM，磁盘的平均寻道时间为10ms，内部数据传输率为1MB/s，不考虑排队等待时间。那么读一个512字节扇区的平均时间大约为()。本题答案：【14.67ms】8、【单选题】假定一个磁盘的转速为10000RPM，平均寻道时间为5.5ms，内部数据传输率为4MB/s，磁盘控制器开销为1ms，不考虑排队等待时间。那么读一个4KB扇区的平均时间大约为()。本题答案：【10.5ms】9、【单选题】以下有关磁盘存储器读写操作的叙述中，错误的是（）。本题答案：【磁盘存储器可与CPU交换盘面上的存储信息】10、【单选题】磁盘存储器进行读写操作之前，CPU需要对磁盘控制器或DMA控制器进行初始化。以下选项中，不包含在初始化信息中的是（）。本题答案：【传送信息所在的通用寄存器编号】第四周小测验1、【单选题】在存储器分层体系结构中，存储器速度从最快到最慢的排列顺序是（）。本题答案：【寄存器-cache-主存-辅存】2、【单选题】在存储器分层体系结构中，存储器从容量最大到最小的排列顺序是（）。本题答案：【辅存-主存-cache-寄存器】3、【单选题】在主存和CPU之间增加cache的目的是（）。本题答案：【加快信息访问速度】4、【单选题】以下哪一种情况能很好地发挥cache的作用?本题答案：【程序具有较好的访问局部性】5、【单选题】假定主存按字节编址，cache共有64行，采用直接映射方式，主存块大小为32字节，所有编号都从0开始。问主存第2593号单元所在主存块对应的cache行号是（）。本题答案：【17】6、【单选题】假定主存按字节编址，cache共有64行，采用4路组相联映射方式，主存块大小为32字节，所有编号都从0开始。问主存第2593号单元所在主存块对应的cache组号是（）。本题答案：【1】7、【单选题】假定主存地址空间为256MB，按字节编址，cache共有64行，采用8路组相联映射方式，主存块大小为64B，则cache容量至少为（）字节。本题答案：【4256】8、【单选题】假定CPU通过存储器总线读取数据的过程为：发送地址和读命令需1个时钟周期，存储器准备一个数据需8个时钟周期，总线上每传送1个数据需1个时钟周期。若主存和cache之间交换的主存块大小为64B，存取宽度和总线宽度都为4B，则cache的一次缺失损失至少为多少个时钟周期？本题答案：【160】9、【单选题】假定用作cache的SRAM的存取时间为2ns，用作主存的SDRAM存储器的存取时间为40ns。为使平均存取时间达到3ns，则cache命中率应为（）左右。本题答案：【97.5%】10、【单选题】若主存地址32位，按字节编址，块大小为32字节，cache共有2K行，则以下叙述中，错误的是（）。本题答案：【全相联时，标志位共计64K位】第五周小测验1、【单选题】以下关于cache替换算法的叙述中，错误的是（）。本题答案：【先进先出算法无需对每个cache行记录替换信息】2、【单选题】以下关于LRU替换算法的叙述中，错误的是（）。本题答案：【全相联映射方式特别适合采用LRU替换算法】3、【单选题】以下关于写策略的叙述中，错误的是（）。本题答案：【只有在写命中时才需考虑写策略问题，在写不命中时无需考虑】4、【单选题】以下关于直写（WriteThrough）策略的叙述中，错误的是（）。本题答案：【通常在cache行中加“dirtybit”，以标识对应行是否被修改过】5、【单选题】假定主存地址位数为32位，按字节编址，主存和cache之间采用直接映射方式，主存块大小为1个字，每字32位，写操作时采用直写（WriteThroght）方式，则能存放32K字数据的cache的总容量至少应有（）位。本题答案：【1536K】6、【单选题】假定主存地址位数为32位，按字节编址，主存和cache之间采用直接映射方式，主存块大小为1个字，每字32位，写操作时采用回写（WriteBack）方式，则能存放32K字数据的cache的总容量至少应有（）位。本题答案：【1568K】7、【单选题】假定主存地址位数为32位，按字节编址，主存和cache之间采用全相联映射方式，主存块大小为4个字，每字32位，采用回写（WriteBack）方式和随机替换策略，则能存放32K字数据的cache的总容量至少应有（）位。本题答案：【1264K】8、【单选题】假定主存地址位数为32位，按字节编址，主存和cache之间采用4-路组相联映射方式，主存块大小为4个字，每字32位，采用直写（WriteThroght）方式和LRU替换策略，则能存放32K字数据的cache的总容量至少应有（）位。本题答案：【1184K】9、【单选题】以下关于cache大小、主存块大小和cache缺失率之间关系的叙述中，错误的是（）。本题答案：【主存块越大，cache缺失率越低】10、【单选题】某32位机按字节编址。数据cache有16行，主存块大小为64B，采用2-路组相联映射。对于以下程序A，假定编译时i,j,sum均分配在寄存器中，数组a按行优先方式存放，其首址为3200，则a[1][0]所映射的cache组号、程序A的数据cache命中率各是（）、（）。shorta[256][256];……?shortsum_array(){inti,j;shortsum=0;for(i=0;i256;i++)for(j=0;j256;j++)sum+=a[i][j];returnsum;}本题答案：【2,31/32】第六周小测验1、【单选题】以下有关早期分页存储管理（自动执行Overlay）方式的叙述中，错误的是（）。?本题答案：【程序员编写程序时应将逻辑地址转换为主存物理地址】2、【单选题】以下有关分页虚拟存储管理方式的叙述中，错误的是（）。本题答案：【程序执行时，必须把程序所包含的所有代码和数据都装入主存中】3、【单选题】以下是有关现代虚拟存储管理机制中地址转换的叙述，其中错误的是（）。本题答案：【整个过程主要由操作系统实现】4、【单选题】下列命中组合情况中，一次访存过程中不可能发生的是（）。本题答案：【TLB未命中、cache命中、Page未命中】5、【单选题】以下是有关虚拟存储管理机制中页表的叙述，其中错误的是（）。本题答案：【一个页表中的表项可以被所有进程访问】6、【单选题】以下是有关缺页处理的叙述，其中错误的是（）。本题答案：【缺页是一种外部中断，需要调用操作系统提供的中断服务程序来处理】7、【单选题】以下是有关分页式存储管理的叙述，其中错误的是（）。本题答案：【相对于段式存储管理，分页式更利于存储保护】8、【单选题】以下有关快表（TLB）的叙述中，错误的是（）。本题答案：【在快表中命中时，在L1cache中一定命中】9、【单选题】以下是有关段式存储管理的叙述，其中错误的是（）。本题答案：【段表项中无需有效位（或存在位），因为每个段都在主存中】10、【单选题】以下给出的事件中，无需通过异常处理程序进行处理的是（）。本题答案：【?cache缺失】第七周小测验1、【单选题】对于IA-32中的指令“movl8(%edx,%esi,4),%edx”，若R[edx]=000001B6H，R[esi]=00000008H，其源操作数的有效地址EA是（）。本题答案：【000001DEH】2、【单选题】以下是有关IA-32段页式虚拟存储管理方式的叙述，其中错误的是（）。本题答案：【32位线性地址构成的地址空间就是4GB主存地址空间】3、【单选题】以下是有关IA-32保护模式下地址转换过程的叙述，其中错误的是（）。本题答案：【采用先分页、再分段的地址转换过程】4、【单选题】以下有关IA-32段选择符的叙述中，错误的是（）。本题答案：【程序的代码段和数据段共用同一个段选择符】5、【单选题】以下有关IA-32段描述符和段描述符表的叙述中，错误的是（）。本题答案：【段基址低12位总是0，因此段描述符中的段基址字段占20位】6、【单选题】以下是有关IA-32中逻辑地址向线性地址转换的叙述，其中错误的是（）。本题答案：【每次逻辑地址向线性地址转换都要访问内存中的GDT或LDT】7、【单选题】以下是有关IA-32/Linux系统分段机制的叙述，其中错误的是（）。本题答案：【内核段描述符在GDT中，而用户段描述符在LDT中】8、【单选题】已知变量y和数组a都是int型，a的首地址为0x8049b00。假设编译器将a的首地址分配在ECX中，数组的下标变量i分配在EDX中，y分配在EAX中，C语言赋值语句“y=a[i];”被编译为指令“movl(%ecx,%edx,4),%eax”。在IA-32/Linux环境下执行该指令，则当i=150时，得到的存储器操作数的线性地址是（）。本题答案：【0x8049d58】9、【单选题】以下是有关IA-32中线性地址向物理地址转换过程的叙述，其中错误的是（）。本题答案：【每次地址转换都需要先访问页目录表，然后访问页表，根据页表项得到物理地址】10、【单选题】以下是有关IA-32存储管理控制寄存器的叙述，其中错误的是（）。本题答案：【用户进程和操作系统内核都可以访问存储管理控制寄存器】第6章层次结构存储系统平时小测验1、【单选题】下列几种存储器中，属于非易失性存储器的是（）。本题答案：【ROM】2、【单选题】以下有关主存储器组成的叙述中，错误的是（）。本题答案：【有通用寄存器堆，用于缓存读写的数据信息】3、【单选题】以下关于存储器层次结构的叙述中，错误的是（）。本题答案：【CPU可直接访问所有层次的存储器】4、【单选题】以下关于半导体存储器分类及应用的叙述中，错误的是（）。本题答案：【固态硬盘（SSD）由NADN闪存实现，它不属于半导体存储器】5、【单选题】以下关于DRAM芯片的叙述中，错误的是（）。本题答案：【每增加一个地址引脚，芯片容量提高到原来的2倍】6、【单选题】以下关于访存指令（装入指令和存储指令）执行过程的叙述中，错误的是（）。本题答案：【DRAM芯片中的列译码器会对列地址译码，从被选中行中指定的列将数据读出或写入】7、【单选题】以下有关主存与CPU互连的叙述中，错误的是（）。本题答案：【存储器的访问过程由内存条中的存储控制器来进行控制】8、【单选题】以下有关磁盘存储器的叙述中，错误的是（）。本题答案：【磁盘存储器的地址格式为磁道号、柱面号和扇区号】9、【单选题】以下关于高速缓存（Cache）的叙述中，错误的是（）。本题答案：【在CPU和主存之间加入Cache的目的是为了扩大主存的容量】10、【单选题】假设主存按字节编址，cache共有16行，采用直接映射方式，主存块大小为64字节，所有编号都从0开始。主存第641号单元所在主存块对应的cache行号是（）。本题答案：【10】11、【单选题】假设主存按字节编址，cache共有32行，采用4路组相联映射方式，主存块大小为64字节，所有编号都从0开始。主存第641号单元所在主存块对应的cache组号是（）。本题答案：【2】12、【单选题】假定主存地址空间为256MB，按字节编址，cache共有64行，采用全相联映射方式，主存块大小为64B，不考虑替换策略和写策略的控制位，则cache容量至少为（）字节。本题答案：【4280】13、【单选题】以下关于Cache映射方式特点的叙述中，错误的是（）。本题答案：【全相联映射方式是一种模映射方式】14、【单选题】以下关于Cache命中率的叙述中，错误的是（）。本题答案：【Cache命中率与缺失损失大小有关】15、【单选题】以下关于虚拟存储器基本概念的叙述中，错误的是（）。本题答案：【采用虚拟存储器技术的系统中OS必须进行虚实地址转换】16、【单选题】以下关于IA-32+Linux系统虚拟地址空间的叙述中，错误的是（）。本题答案：【用户空间中的栈区和堆区都从高地址向低地址增长】17、【单选题】以下关于分页虚拟存储管理机制的叙述中，错误的是（）。本题答案：【页面大小与Cache机制中的主存块大小相同】18、【单选题】若R[edx]=000001B6H，R[esi]=00000008H，则IA-32+Linux系统中“movl8(%edx,%esi,4),%edx”指令的源操作数的线性地址是（）。本题答案：【000001DEH】19、【单选题】以下是有关IA-32保护模式的叙述，其中错误的是（）。本题答案：【分段过程实现32位逻辑地址转换为32位线性地址】20、【单选题】已知变量y和数组a都是int型，a的首地址为0x8049b00。假设编译器将a的首地址分配在ECX中，数组的下标变量i分配在EDX中，y分配在EAX中，C语言赋值语句“y=a[i];”被编译为指令“movl(%ecx,%edx,4),%eax”。在IA-32/Linux环境下执行该指令，则当i=100时，得到的存储器操作数的线性地址是（）。本题答案：【0x8049c90】21、【单选题】以下是有关IA-32中线性地址向物理地址转换过程的叙述，其中错误的是（）。本题答案：【转换前后的线性地址和物理地址位数不同】22、【单选题】以下是有关IA-32中逻辑地址向线性地址转换过程的叙述，其中错误的是（）。本题答案：【每次地址转换都要访问主存中的段描述符表】23、【多选题】采用虚存机制的系统中，每个进程都有统一的虚拟地址空间，因而带来了很多好处。这些好处包括（）。本题答案：【可简化程序的加载过程#可简化链接器的设计与实现#可使主存空间得到有效利用#有利于实现存储保护】24、【判断题】for循环语句的循环体对应的指令序列既具有空间局部性，也具有时间局部性。本题答案：【正确】25、【判断题】深度递归调用过程对应的指令序列既具有空间局部性，也具有时间局部性本题答案：【正确】26、【判断题】按行优先方式对数组中各元素按序访问时，该数组既具有空间局部性，也具有时间局部性。本题答案：【错误】27、【判断题】一个过程在短时间内被连续调用时，对应指令序列既具有空间局部性，也具有时间局部性。本题答案：【正确】28、【判断题】现代计算机都采用多级Cache方式，L1Cache多采用数据Cache和代码Cache分离设置，而L2Cache和L3Cache则为联合Cache，即数据和代码放在同一个Cache中。本题答案：【正确】29、【判断题】在一个进程的虚拟地址空间中，在栈区和堆区中间的一些区域是没有内容的“空洞”页面，它们被称为未分配页。本题答案：【正确】30、【判断题】在一个进程的虚拟地址空间中，只读代码段和可读可写数据段与可执行文件中的内容关联，它们被划分成若干页面。在程序执行过程中，这些页面有的没有从磁盘调入主存空间，有的则已经装入主存页框，前者称为未缓存页，后者称为缓存页。本题答案：【正确】31、【判断题】任何时刻，一个进程中的所有页面都被划分成以下三个不相交的页面集合：已分配页集合、未缓存页集合、缓存页集合。本题答案：【错误】32、【判断题】在分页虚拟存储管理系统中，某一时刻物理内存中可能同时存在多个进程的页面和页表。本题答案：【正确】33、【判断题】在一个程序被加载执行的开始，一旦CPU执行指令，在第一次CPU访存过程中，一定会发生TLB缺失、缺页和Cache缺失。本题答案：【正确】34、【填空题】假定内存条容量为512MB，由8个64Mx8位的DRAM芯片组成，每个DRAM芯片的存储体阵列有8个位平面，则该DRAM芯片的地址引脚个数为（）。本题答案：【13】35、【填空题】假定一个磁盘驱动器的转速为7200RPM，平均寻道时间为10ms，则该磁盘驱动器的平均访问时间约为（）ms。（结果取一位小数）本题答案：【14.2##%_YZPRLFH_%##14.1】36、【填空题】假设主存地址空间为4GB，按字节编址，cache共有4K行，采用4路组相联映射方式，采用随机替换策略和写回（writeback）策略，主存块大小为64B，则cache容量至少为（）KB。本题答案：【265】37、【填空题】若cache存取时间为2ns，主存存取时间为50ns，cache命中率为98%，则Cache-主存层次平均访问时间为（）ns。本题答案：【3】期末考试1、【单选题】通常（）的位数和指令位数相同或有关。本题答案：【指令寄存器IR】2、【单选题】假定用若干个16K×1位的存储器芯片组成一个64K×8位的存储器，芯片内各单元连续编址，则地址BFF0H所在的芯片的最小地址为（）。本题答案：【8000H】3、【单选题】用存储容量为16K×1位的存储器芯片组成一个64K×8位的存储器，则在字方向和位方向上分别扩展了（）倍。本题答案：【4和8】4、【单选题】假定一个磁盘的转速为10000RPM（转/分），磁盘的平均寻道时间为15ms，平均数据传输率为4MB/s，不考虑排队等待时间。那么读一个512字节的扇区的平均存取时间大约为（）。本题答案：【18.125ms】5、【单选题】相联存储器是按（）进行寻址访问的存储器。本题答案：【内容指定方式】6、【单选题】假定用作cache的SRAM的存取时间为1.5ns，用作主存的DRAM存储器的存取时间为30ns。为使平均存取时间达到2ns，则cache命中率应为（）左右。本题答案：【98.33%】7、【单选题】假定主存地址位数为32位，按字节编址，主存和cache之间采用2路相联映射方式，主存块大小为32B，采用回写（WriteBack）方式和LRU替换策略，则能存放32KB数据的cache的总容量至少应有多少位？（）。本题答案：【277K】8、【单选题】某32位机按字节编址。数据cache有32行，主存块大小为32B，采用2路组相联映射。对于以下程序A，假定编译时i,j,sum均分配在寄存器中，数组a按行优先方式存放，其首址为3200，则a[1][0]所映射的cache组号、程序A的数据cache命中率各是（）、（）。shorta[256][256];……shortsum_array(){inti,j;shortsum=0;for(i=0;i256;i++)for(j=0;j256;j++)sum+=a[i][j];returnsum;}本题答案：【4,15/16】9、【单选题】下列命中组合情况中，一次访存过程中不可能发生的是（）。本题答案：【TLB命中、cache命中、Page未命中】10、【单选题】已知变量y和数组a都是int型，a的首地址为0x8049d80。假设编译器将a的首地址分配在ECX中，数组的下标变量i分配在EDX中，y分配在EAX中，C语言赋值语句“y=a[i];”被编译为指令“movl(%ecx,%edx,4),%eax”。在IA-32/Linux环境下执行该指令，则当i=200时，得到的存储器操作数的线性地址是（）。本题答案：【0x804a0a0】11、【单选题】以下关于指令基本执行过程的叙述中，正确的是（）。本题答案：【读取指令→指令译码→读取操作数→运算→存结果→查询中断?】12、【单选题】以下有关CPU基本组成的叙述中，错误的是（）。?本题答案：【若支持乘法和除法指令，则数据通路中一定包含乘法器和除法器】13、【单选题】以下关于存储器分类的叙述中，错误