数字逻辑电路知到智慧树章节测试课后答案2024年秋长春理工大学

数字逻辑电路知到智慧树章节测试课后答案2024年秋长春理工大学第一章单元测试

数字系统中，采用（）可以将减法运算转化为加法运算。

A:ASCII码B:BCD码C:补码D:原码

答案:补码下列四个数中最大的数是（）。

A:8421BCD码（001010000010）B:二进制数（10100000）C:十进制数（198）D:16进制数（AF）

答案:8421BCD码（001010000010）已知十进制数（10.4），下列结果与之相等的是（）。

A:二进制数（1010.1）B:十六进制数（A.8）C:八进制数（12.4）D:五进制数（20.2）

答案:五进制数（20.2）有一数码10010011，（）。

A:作为自然二进制数时，它相当于十进制数93B:作为2421BCD码时，它相当于十进制数93C:作为余3码时，它相当于十进制数60

答案:作为余3码时，它相当于十进制数60将8421BCD码10000011转换成二进制数为（）。

A:01000011B:000100110001C:01010011D:10000011

答案:01010011二进制数（01100111）对应的格雷码是（）。

A:01101000B:01010100C:01100111D:00110001

答案:01010100格雷码（01100111）对应的二进制数码为（）。

A:01010100B:01111110C:01111010D:01010101

答案:010101008421BCD码（01100001）对应的2421BCD码为（）。

A:00011110B:11000001C:11001110D:00110001

答案:11000001十进制数（35.72）对应的余3码为（）。

A:00110101.11010010B:00110101.01110010C:01101000.10100101D:00111010.11010010

答案:01101000.10100101

第二章单元测试

在变量A和B取值相异时，其逻辑函数值为1，相同时为0，称为异或运算。（）

A:对B:错

答案:对约束项在函数化简时可以当作1，是因为在实际电路中，这种输入组合根本不可能会让其发生。（）

A:错B:对

答案:对下列关于异或运算的式子中，不正确的是（）。

A:B:C:D:

答案:连续异或5个1的结果是（）。

A:不确定B:1C:逻辑概念错误D:0

答案:1与逻辑函数功能相等的表达式为（）。

A:B:C:D:

答案:逻辑函数式，化简后结果是（）。

A:ABB:C:D:A+B

答案:A+B若n个变量的同或运算和异或运算结果相同，则n为（）。

A:偶数B:不确定C:奇数

答案:奇数函数F（A,B,C,D）=AB+BCD的最小项表达式为（）。

A:F（A,B,C,D）=∏M（0,1,2,3,4,5,6,8,9,10,11）B:F（A,B,C,D）=∑m（7,12,13,14,15）C:F（A,B,C,D）=∏M（7,12,13,14,15）D:F（A,B,C,D）=∑m（0,1,2,3,8）

答案:F（A,B,C,D）=∑m（7,12,13,14,15）函数F（A,B,C,D）=AB+BCD的最大项表达式为（）。

A:F（A,B,C,D）=∏M（0,1,2,3,4,5,6,8,9,10,11）B:F（A,B,C,D）=∑m（0,1,2,3,4,5,6,8,9,10,11）C:F（A,B,C,D）=∑m（0,1,2,3,8）D:F（A,B,C,D）=∑m（7,12,13,14,15）

答案:F（A,B,C,D）=∏M（0,1,2,3,4,5,6,8,9,10,11）

第三章单元测试

半导体二极管、三极管、MOS管在数字电路中均可以作为开关元件来使用。（）

A:错B:对

答案:对TTL门电路具有负载能力强、抗干扰能力强和转换速度高等特点。（）

A:错B:对

答案:错CMOS门电路的输入端在使用中不允许悬空。（）

A:错B:对

答案:对输出端不能直接线与的门电路有（）。

A:传输门B:三态门C:OC门D:普通CMOS门

答案:普通CMOS门要使CMOS门输入高电平，不能使用的方法为（）。

A:通过电阻接电源B:直接接高电平C:通过电阻接地

答案:通过电阻接地要使TTL与非门变成反相器，多余的输入端不能采用的方法为（）。

A:悬空B:接高电平C:通过小电阻接低电平D:和使用端连接在一起

答案:通过小电阻接低电平CC4000系列的CMOS门电路不能直接接（）系列的门电路。

A:74HCB:74LSC:74HD:74HCT

答案:74H下列说法不正确的是（）。

A:当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑B:OC门输出端直接连接可以实现正逻辑的线与运算C:集电极开路的门称为OC门D:三态门输出端有可能出现三种状态（高阻态、高电平、低电平）

答案:当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑指出图中TTL门电路的输出为（）。

A:高电平B:不确定C:高阻态D:低电平

答案:高电平

第四章单元测试

组合逻辑电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图五种方法来描述，它们在本质上是相通的，可以互相转换。（）

A:对B:错

答案:对共阴极接法LED数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（）

A:错B:对

答案:对3线—8线译码电路是三—八进制译码器。（）

A:对B:错

答案:错十六路数据选择器的地址输入端有四个。（）

A:错B:对

答案:对能将一个数据，根据需要传送到多个输出端的任何一个输出端的电路，称为数据选择器。（）

A:错B:对

答案:错组合逻辑电路任意时刻的稳态输入，输入信号作用前的电路原来状态有关。（）

A:错B:对

答案:错二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。（）

A:错B:对

答案:对在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的超前。（）

A:错B:对

答案:错函数转换成或非－或非式为（）。

A:B:C:D:

答案:若在编码器中有50个编码对象，则可求输出二进制代码位数为（）。

A:6B:10C:5D:50

答案:6一个译码器若有100个译码输出端，则译码输入端有（）个。

A:8B:6C:5D:7

答案:7以下错误的是（）

A:半加器可实现两个一位二进制数相加B:数字比较器可以比较数字大小C:编码器可分为普通全加器和优先编码器

答案:编码器可分为普通全加器和优先编码器对于8421BCD码优先编码器，下面说法正确的是（）。

A:有16根输入线，4根输出线B:有4根输入线，16根输出线C:有4根输入线，10根输出线D:有10根输入线，4根输出线

答案:有10根输入线，4根输出线

第五章单元测试

主从触发器存在“一次翻转”现象。（）

A:对B:错

答案:对主从JK触发器和边沿JK触发器的特性方程是相同的。（）

A:错B:对

答案:对同一逻辑功能的触发器，其电路结构一定相同。（）

A:错B:对

答案:错仅具有翻转功能的触发器是T触发器。（）

A:错B:对

答案:错触发器有两个稳定状态，在外界输入信号的作用下，可以从一个稳定状态转变为另一个稳定状态。（）

A:对B:错

答案:对同步RS触发器具有空翻现象，而主从触发器和边沿触发器则克服了空翻现象。（）

A:错B:对

答案:对RS触发器的约束条件是RS=0，表示R或S其中至少有一个为0。（）

A:对B:错

答案:对主从JK触发器和边沿JK触发器的逻辑功能完全相同。（）

A:对B:错

答案:对异步复位端是指触发器不管时钟CP和输入为何种状态，都将触发器的状态清零。（）

A:错B:对

答案:对由D触发器的特性方程可知输出只与D有关，与原状态无关，所以D触发器没有记忆功能。（）

A:对B:错

答案:错如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为（）。

A:500KHzB:200KHzC:100KHzD:50KHz

答案:50KHz在各种集成触发器中，抗干扰能力最强的是（）触发器。

A:主从B:基本RSC:边沿D:同步

答案:边沿对于JK触发器，若J=K=1，则可实现（）触发器的逻辑功能。

A:RSB:TC:DD:T’

答案:T’一个JK触发器可存储（）位二进制数。

A:1B:2C:0D:不确定

答案:1下列描述不正确的是（）。

A:异步时序电路的响应速度要比同步时序电路的响应速度慢B:主从JK触发器具有一次翻转现象C:触发器具有两种状态，当Q=1时触发器处于1态

答案:触发器具有两种状态，当Q=1时触发器处于1态T触发器的功能是（）。

A:翻转、置“0”B:保持、置“1”C:翻转、保持D:置“1”、置“0”

答案:翻转、保持

第六章单元测试

为了记忆电路的状态，时序电路必须包含存储电路，存储电路通常以触发器为基本单元电路组成。（）

A:错B:对

答案:对同步时序电路和异步时序电路的最主要区别是，前者的所有触发器受同一时钟脉冲控制，后者的各触发器受不同的时钟脉冲控制。（）

A:错B:对

答案:对时序电路的逻辑功能可用逻辑图、逻辑表达式、状态表、卡诺图、状态图和时序图等方法来描述，它们在本质上是相通的，可以互相转换。（）

A:错B:对

答案:对时序逻辑电路包含计数器、数据选择器、译码器和寄存器。（）

A:错B:对

答案:错同步时序逻辑电路使用同一时钟控制。（）

A:错B:对

答案:错使用同一时钟控制的时序逻辑电路为同步时序逻辑电路。（）

A:错B:对

答案:错时序逻辑电路的一般结构由组合电路与（）组成。

A:存储电路B:译码器C:选择器D:全加器

答案:存储电路由两片CT54161中规模集成电路组成的计数器电路，则（）

A:左侧芯片的计数模值为12，右侧芯片的计数模值为12，总的计数模值为144。B:左侧芯片的计数模值为5，右侧芯片的计数模值为2，总的计数模值为10。C:左侧芯片的计数模值为5，右侧芯片的计数模值为12，总的计数模值为60。D:左侧芯片的计数模值为12，右侧芯片的计数模值为2，总的计数模值为24。

答案:左侧芯片的计数模值为5，右侧芯片的计数模值为2，总的计数模值为10。由两片CT54161中规模集成电路组成的计数器电路，则计数器电路的模值为（）

A:左侧芯片的计数模值为7，右侧芯片的计数模值为8，总的计数模值为56。B:左侧芯片的计数模值为6，右侧芯片的计数模值为8，总的计数模值为48。C:左侧芯片的计数模值为7，右侧芯片的计数模值为9，总的计数模值为63。D:左侧芯片的计数模值为6，右侧芯片的计数模值为9，总的计数模值为54。

答案:左侧芯片的计数模值为7，右侧芯片的计数模值为9，总的计数模值为63。分析计数器电路的模值，（）

A:当M=0时模值为8；当M=1时，模值为6。B:当M=0时模值为6；当M=1时，模值为8。C:当M=0时模值为5；当M=1时，模值为7。D:当M=0时模值为7；当M=1时，模值为5。

答案:当M=0时模值为8；当M=1时，模值为6。

第七章单元测试

多谐振荡器有两个稳定状态。（）

A:对B:错

答案:错在单稳态和无稳态电路中，由暂稳态过渡到另一个状态，其“触发”信号是由外加触发脉冲提供的。（）

A:对B:错

答案:错施密特触发器电路具有两个稳态，而多谐振荡器电路没有稳态。（）

A:对B:错

答案:对如果要把一窄脉冲变换为宽脉冲应采用（）。

A:施密特触发器B:单稳态触发器C:多谐振荡器

答案:单稳态触发器为了将正弦信号转换成与之频率相同的脉冲信号，可采用（）。

A:单稳态触发器B:施密特触发器C:移位寄存器D:多谐振荡器

答案:施密特触发器将三角波变为矩形波，需选用（）。

A:单稳态触发器B:多谐振荡器C:施密特触发器D:双稳态触发器

答案:施密特触发器在用555定时器接成的施密特触发电路中，当电源电压为21V时，而且控制电压VCO=12V时，（）。

A:上限阈值电压为8V，下限阈值电压为4V，回差为4V。B:上限阈值电压为12V，下限阈值电压为6V，回差为6V。C:上限阈值电压为14V，下限阈值电压为7V，回差为7V。D:上限阈值电压为21V，下限阈值电压为10.5V，回差为10.5V。

答案:上限阈值电压为12V，下限阈值电压为6V，回差为6V。下图所示电路为（）。

A:双稳态触发器B:单稳态触发C:施密特触发器D:多谐振荡器

答案:多谐振荡器下图所示电路为（）。

A:双稳态触发器B:单稳态触发C:多谐振荡器D:施密特触发器

答案:单稳态触发