数字电子技术（宜宾学院）知到智慧树章节测试课后答案2024年秋宜宾学院

数字电子技术（宜宾学院）知到智慧树章节测试课后答案2024年秋宜宾学院绪论单元测试

数字信号是指幅度和相位都是离散的信号。

A:对B:错

答案:对

第一章单元测试

同模拟信号相比，数字信号具有（）性，一个数字信号只有（）种取值，分别表示为（）和（）。

A:数字性212B:离散性201C:对偶性201D:连续性212

答案:离散性201将(57.6)8进行数制转换时，转换错误的是(

)

A:(00101111.11)2B:(47.3)10C:(2F.C)16D:(101111.110)2

答案:(47.3)10在下列编码中，（）编码方式抗干扰能力强。

A:8421BCD码B:余三码C:格雷码D:自然二进制码

答案:格雷码1985个1连续异或(1⊕1⊕1⊕…)的结果是（），单数个1连续异或的结果是（），双数个1连续异或的结果是（）

A:不唯一01B:000C:110D:如此运算逻辑概念错误11

答案:110某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（）

A:逻辑函数的最大项之和表达式B:逻辑函数的最简或与式C:逻辑函数的最简与或式D:逻辑函数的最小项之和表达式

答案:逻辑函数的最小项之和表达式已知逻辑函数F=A(B+DC)，选出下列可以肯定使F=1的状态是（）

A:AC=1，B=0B:A=0，BD=0，C=0C:A=0，BC=0，D=0D:AB=1，C=0，D=0

答案:AB=1，C=0，D=0逻辑函数式，化成最简与或式形式为（

）

A:BC+AC+ABB:BC+ACC:A+BD:AB+C

答案:BC+AC+AB用公式法将下列函数化简为最简与或式，正确答案为（

）。

A:B:C:D:

答案:用卡诺图化简法化简下列各式，结果正确的是（

）。

A:B:C:D:

答案:某逻辑函数的卡诺图如图所示（Φ为约束项），该逻辑函数的最简与或表达式为（

）。

A:B:C:D:

答案:

第二章单元测试

若将一TTL异或门（输入端为A、B）当作反相器使用，则A、B端应（

）连接。

A:A和B并联使用B:其余均不能实现C:A或B中有一个接1或悬空D:A或B中有一个接0

答案:A或B中有一个接1或悬空已知如下门电路是74系列TTL门电路，试分析写出Y的逻辑式。（）

A:B:C:D:

答案:CMOS门电路多余输入端可以（）处理。

A:接高电平B:与其它输入端并联C:悬空D:接地

答案:与其它输入端并联已知如下门电路是CC4000系列的CMOS电路，问门电路的输出是（

）状态。

A:高电平B:短路C:低电平D:高阻态

答案:高电平图中门电路为CMOS电路，试分析逻辑功能，写出Y的逻辑表达式（

）。

A:B:C:D:

答案:下列各门电路中（）的输出端可以并联使用。

A:CMOS与非门B:CMOS传输门C:TTLOC门D:CMOS反相器

答案:TTLOC门TTL电路驱动CMOS电路，仅考虑（）。

A:电流匹配B:功率匹配C:频率匹配D:电压匹配

答案:电压匹配由TTL门组成的电路如下图所示，已知它们的输入短路电流为IS=1.6mA，高电平输入漏电流IH=40μA，试问：当A=B=1时，G1的（

）电流为（）；A=B=0时，G1的（

）电流为（

）。

A:灌

6.4mA

拉

160μAB:拉

3.2mA

灌

160μAC:灌

3.2mA

拉

160μAD:灌

3.2mA

拉

80μA

答案:灌

3.2mA

拉

160μA下列（）输出不允许并联使用。

A:典型TTL门B:OD门C:OC门D:三态门

答案:典型TTL门下列（）的输入端允许悬空。

A:CMOS反相器B:TTL与非门C:NMOS同或门D:PMOS与门

答案:TTL与非门

第三章单元测试

下图所示组合逻辑电路，其逻辑功能相当于一个（

）。

A:或非门B:与非门C:异或门D:同或门

答案:同或门优先编码器输入为

A:110B:111C:011D:101

答案:110有一个T形走廊，在相会处有一路灯，在进入走廊的A、B、C三地各有一个控制开关都能独立控制，任意闭合一个开关（闭合时用状态“1”表示，断开时用状态“0”表示），灯亮；任意闭合两个开关，灯灭；三个开关都闭合，灯亮，要求用74LS138实现该逻辑关系，下面哪个选项可以实现（

）。

A:B:C:D:

答案:如图所示为双4选1数据选择器构成的组合逻辑电路，输入变量A、B、C，输出Y1、Y2的逻辑函数分别为（

）、（

），其功能为（

）。

A:B:C:D:

答案:采用4位比较器7485对两个四位二进制数进行比较时，先比较（）位。

A:次高B:最高C:次低D:最低

答案:最高串行加法器进位信号采用（）传递，而并行加法器的进位信号采用（）传递。

A:逐位超前B:超前逐位C:超前超前D:逐位逐位

答案:逐位超前下列四个逻辑函数中（

）存在“1”态冒险。

A:B:C:D:

答案:下列（）器件任何时刻只允许有1个有效信号到达输入端。

A:超前进位加法器B:普通编码器C:译码器D:序列信号发生器

答案:普通编码器一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输入。

A:4B:8C:6D:16

答案:8下表所示为某电路的真值表，输入为S3、S2、S1、S0，输出为Y1、Y0，此电路称为（

）。

A:加法器B:编码器C:译码器D:代码转换电路

答案:编码器

第四章单元测试

用8级触发器可以记忆（）种不同的状态。

A:128B:8C:16D:256

答案:256具有约束条件的触发器有（）

A:主从JK触发器B:由主从JK触发器组成的D触发器C:主从RS触发器D:由主从RS触发器组成的D触发器

答案:主从RS触发器若JK触发器的原状态为0，欲在CP作用后仍保持为0状态，则激励函数JK的值应是（）。

A:J=1，K=1B:J=×，K=1C:J=0，K=×D:J=0，K=0

答案:J=0，K=×电路如图（a）和（b）所示，各触发器的初态均为“0”，在CP作用下电路的输出波形正确的是（

）。

A:B:C:D:

答案:下面所示电路中能实现对时钟信号二分频的电路为（

）。

A:B:C:D:

答案:有一个左移移位寄存器，当预先置入1011后，其串行输入端固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（）

A:1011—1101—1110—0111—1011B:1011—0111—1110—1101—1011C:1011—0101—0010—0001—0000D:1011—0110—1100—1000—0000

答案:1011—0110—1100—1000—0000采用触发器构成计数器，计数器的输入、输出波形如图所示，至少需要（

）个触发器。

A:4B:3C:1D:2

答案:3如图所示电路为（

）进制（

）计数器。

A:四

减法B:八

加法C:四

加法D:八

减法

答案:四

减法采用中规模加法计数器74LS163构成的电路如图所示，该电路是（

）进制加法计数器。

A:十二B:十三C:十D:九

答案:十三在图示电路中，设现态Q1Q2Q3=000，经5个脉冲作用后，各触发器的输出状态Q1Q2Q3为（

），经过（

）个脉冲又回到初始状态。

A:011

7B:001

6C:000

5D:111

8

答案:001

6

第五章单元测试

只能读出数据，不能更改数据的存储器是（）。

A:EPROMB:ROMC:PROMD:RAM

答案:ROM半导体存储器按功能分为（）和（）两种。

A:ROMRAMB:PROMROMC:EPROMRAMD:PROMRAM

答案:ROMRAMROM主要由（）和（）两部分组成。

A:地址译码器存储矩阵B:地址译码器触发器C:编码器存储矩阵D:译码器计数器

答案:地址译码器存储矩阵EPROM是指（）。

A:可编程逻辑阵列B:可编程只读存储器C:随机读写存储器D:可擦除可编程只读存储器

答案:可擦除可编程只读存储器2048×8位RAM芯片，其数据线的个数是（）

A:11B:8C:211D:14

答案:8某RAM有8根数据线，8位地址线，则其存储容量为（）。

A:64KBB:8BC:16KBD:2KB

答案:2KB为了构成4096×8的RAM，需要（）片1024×4的RAM。

A:16片B:2片C:4片D:8片

答案:8片用4片256字×4位的RAM构成1024字×4位RAM时，一般采用字扩展的办法，这时高位地址码A8、A9需经（

）后送到各片256字×4位的片选端以实现字扩展。

A:4选1数据选择器B:1路—4路分配器C:4—2线编码器D:2—4线译码器

答案:2—4线译码器CPLD器件为（）。

A:现场可编程门阵列，掉电后信息消失B:现场可编程门阵列，掉电后信息不消失C:复杂可编程逻辑器件，掉电后信息消失D:复杂可编程逻辑器件，掉电后信息不消失

答案:复杂可编程逻辑器件，掉电后信息不消失FPGA器件为（）。

A:现场可编程门阵列，掉电后信息消失B:复杂可编程逻辑器件，掉电后信息不消失C:复杂可编程逻辑器件，掉电后信息消失D:现场可编程门阵列，掉电后信息不消失

答案:现场可编程门阵列，掉电后信息消失

第六章单元测试

可以直接产生矩形脉冲的是（）

A:单稳态触发器B:主从JK触发器C:多谐振荡器D:施密特触发器

答案:多谐振荡器在电压控制端（⑤脚）不加控制电压的情况下，555定时器的阈值电压为（

）。

A:B:C:D:

答案:由555定时器构成的施密特触发器的两个阈值电压分别是（

）

A:B:C:D:

答案:波形如下图所示，正确的单稳态触发器的输入、输出电压波形为（

）。

A:（a）、（b）都是B:（a）、（b）都不是C:（a）D:（b）

答案:（b）下列电路可以用于定时的是（）

A:单稳态触发器B:施密特触发器C:主从JK触发器D:多谐振荡器

答案:单稳态触发器下列电路中具有两个暂稳态的是（）

A:施密特触发器B:多谐振荡器C:单稳态触发器D:主从JK触发器

答案:多谐振荡器单稳态触发器输出的脉冲宽度和（）有关。

A:触发脉冲B:电源电压C:电路中的R、CD:输出的正、负脉冲

答案:电路中的R、C555定时器构成的多谐振荡器如下图所示，其震荡周期约为（）。

A:1.2(RA+RB)CB:0.7(RA+2RB)CC:(RA+2RB)CD:0.7(RA+RB)C

答案:0.7(RA+2RB)C下图中电容C的充电时间常数和放电时间常数为（

）。

A:(RA+RB)C

RACB:RAC

RBCC:RAC

(RA+RB)CD:RBC

RAC

答案:RAC

RBC下图所示电路的名称是（

），触发脉冲的宽度满足（

）要求。

A:单稳态触发器，触发脉冲的宽度小于暂稳态时间B:施密特触发器，触发脉冲的宽度等于暂稳态时间C:多谐振荡器，触发脉冲的宽度大于暂稳态时间D:压控振荡器，触发脉冲的宽度小于暂稳态时间

答案:单稳态触发器，触发脉冲的宽度小于暂稳态时间

第七章单元测试

8位D/A转换器当输入数字量只有最高位为高电平时输出电压为5V，若只有最低位为高电平，则输出电压为（）mV，若输入为10001000，则输出电压为（）V。

A:40mV2.66VB:40mv5.32VC:80mV2.66VD:20mV5.32V

答案:40mv5.32V已知被转换信号的上限频率为10KHZ，则A/D转换器的采样频率至少应高于（），完成一次转换所用的时间小于（）。

A:40KHZ80μSB:40KHZ50μSC:20KHZ50μSD:20KHZ60μS

答案:20KHZ50μS衡量A/D转换器性能的主要性能指标是（）和（）。

A:转换精度满量程误差B:转换精度转换时间C:转换速度非线性失真D:分辨率非线性失真

答案:转换精度转换时间下列A/D转换器中，转换速度最快的是（）

A:并联比较型B:逐次逼近型C:双积分型D:计数反馈型

答案:并联比较型有一个8位A/D转换器，其参考电压为5V则1LSB大约等于（）。

A:100mVB:20mVC:40mVD:200mV

答案:40mV下列（

）结构的ADC抗干扰能力最强.

A:双积分型B:计数反馈型C:并联比较型D:逐次逼近型

答案:双积分型若10位的逐次渐进型A/D转换器，取时钟信号的频率为1M