第八章 时序逻辑电路（课件）西科大版

电工技术基础与技能西安电子科技大学出版社【任务目标】1.理解时序逻辑电路的特点、电路构成及分类。2.了解单向移位寄存器的电路组成，理解其工作原理。3.掌握通用双向移位寄存器的逻辑功能及使用方法。4.了解计数器的功能，熟悉二进制计数器的电路结构，理解二进制的工作原理。5.熟悉十进制计数器的电路组成，理解十进制计数器电路的工作原理。6.熟悉常用集成计数器的引脚及使用方法。

项目八

时序逻辑电路电工技术基础与技能西安电子科技大学出版社8.1时序逻辑电路基础组合逻辑电路：t时刻输出仅与t时刻输入有关,与t以前的状态无关。时序逻辑电路：t时刻输出不仅与t时刻输入有关,还与电路过去的状态有关。一、组合逻辑电路和时序逻辑电路的区别二、时序电路的结构：1）由组合电路和存储电路（触发器）构成；2）触发器的状态与电路的输入信号共同决定了电路的输出。

一个时序电路可以没有组合电路部分，但是不能没有存储电路。电工技术基础与技能西安电子科技大学出版社三、时序逻辑电路的分类常用的时序逻辑电路有寄存器、计数器等电工技术基础与技能西安电子科技大学出版社电工技术基础与技能西安电子科技大学出版社8.2寄存器

在逻辑电路中，常常需要将一些数码、指令或运算结果暂时存放起来，这些暂时存放数码或指令的器件就是寄存器。

由于寄存器具有清除数码、接收数码、存放数码和传送数码的功能，因此，它必须具有记忆功能，所以寄存器都由触发器和门电路组成的。

寄存器分为数码寄存器（也简称为存储器）和移位寄存器两种。两者都具有暂时存放数码的记忆功能，不同之处是后者具有移位功能而前者却没有。电工技术基础与技能西安电子科技大学出版社8.2.1数码寄存器

数码寄存器是一种能够存放二进制数码的电路，它具有接收、存放和清除原有数码的功能。1、电路组成

下图是由四个D触发器组成的四位数码寄存器。2、工作原理（1）清除数码当时，Q3Q2Q1Q0=0000，原来的数码被清除，清零后（2）接收数码

若要输入数码1110，将数码1110加到对应的数码输入端D3、D2、D1、D0，即D3D2D1D0=1110，当CP脉冲上升沿到来时，寄存器的状态Q3Q2Q1Q0=1110，完成了数码的接收。（3）存放数码

CP脉冲消失后，只要

各D触发器的状态就保持不变，当需要这组数据时，可以直接从Q3Q2Q1Q0端读出。并行输入并行输出电工技术基础与技能西安电子科技大学出版社电工技术基础与技能西安电子科技大学出版社8.2.2移位寄存器

移位寄存器不仅能够存储数码，而且在移位脉冲（时钟脉冲）的作用下，寄存器中的数码可以根据需要向左或向右移位。移位寄存器分为单向移位寄存器和双向移位寄存器。电工技术基础与技能西安电子科技大学出版社一、单向移位寄存器单向移位寄存器分为左移寄存器和右移寄存器两类四位右移寄存器

电工技术基础与技能西安电子科技大学出版社假设要输入数据为1011

第一个CP上升沿到来后

：D0=1

存入

FF0

，Q0=1，其他三个触发器保持0

态不变。Q0Q1Q2Q3=

1000。

第二个CP上升沿到来后

：

D1

=1

移到

FF0

中，同时FF0原来的数码进入FF1中，此时Q2、Q3仍为0态。Q0Q1Q2Q3=

1100；

电工技术基础与技能西安电子科技大学出版社假设要输入数据为1011

第四个CP上升沿到来后

：D3=1

移到FF0

中，其余各位触发器依次右移，结果

Q0Q1Q2Q3=

1011。

第三个CP上升沿到来后

：D2=0

移到FF0

中，Q0=0，同时FF0原来的数码进入FF1中，FF1原来的数码移到FF2中，于是Q0Q1Q2Q3=0110；电工技术基础与技能西安电子科技大学出版社CP顺序输入输出移动过程DSR

Q0

Q1Q2Q3000000清零111000右移一位211100右移二位300110右移三位411011右移三位四位右移寄存器状态表电工技术基础与技能西安电子科技大学出版社二、双向移位寄存器74LS194为四位双向通用寄存器。S1、S0为工作方式控制端，它们的不同取值决定了寄存器的不同工作方式。

D0、D1、D2、D3为并行数据输入端Q0、Q1、Q2、Q3为并行数据输出端DSR为串行右移数据输入端DSL为串行右移数据输入端为清零端，低电平清零电工技术基础与技能西安电子科技大学出版社74LS194的功能状态表S1S0功能0××清零

100保持101右移110左移111并行输入电工技术基础与技能西安电子科技大学出版社三、应用举例：环形脉冲分配器

①工作前，使S1S0=11，此时电路处于并行输入状态，当CP的上升沿到来时，Q0Q1Q2Q3=1000。此时电路处于右移状态，当CP的上升沿到来时，Q0Q1Q2Q3=1000。②工作时，使S1S0=01，

第1个CP：Q0Q1Q2Q3=0100，DSR=Q3=0。第2个CP：Q0Q1Q2Q3=0010，DSR=Q3=0。第3个CP：Q0Q1Q2Q3=0001，DSR=Q3=1。第4个CP：Q0Q1Q2Q3=1000，回到初始状态。工作原理如下：电工技术基础与技能西安电子科技大学出版社8.3计数器

在数字系统中，常常需要对脉冲的个数进行计数，以实现测量、运算和控制。具有计数功能的电路，称为计数器。计数器是最基本的电路之一，它不仅能累计脉冲的个数，还可以用于分频、定时等。电工技术基础与技能西安电子科技大学出版社1）按数字的增减分类，分为加法计数器、减法计数器和可逆计数器。2）按触发器的翻转情况，分为同步计数器和异步计数器。3）按进位制来分，分为二进制计数器、十进制计数器、二-十进制计数器等。计数器的分类：

计数器的应用十分广泛，从小型数字仪表到大型电子数字计算机均不可缺少计数器这一基本电路。8.3.1二进制计数器

1.异步二进制加法计数器

每输入一个脉冲，就进行一次加1运算的计数器称为加法计数器。下图为由4个JK触发器组成的异步加法计数器。各触发器的J、K端均悬空，相当于J=K=1，处于计数状态。二进制计数器是按二进制编码方式进行计数的电路。电工技术基础与技能西安电子科技大学出版社在计数脉冲输入前，先在加入负脉冲清零，使Q3Q2Q1Q0=0000。电工技术基础与技能西安电子科技大学出版社0001000101100100010101010111100010011001101111001101110111110000每个CP脉冲过后，Q3Q2Q1Q0的值即为对应的脉冲个数。电工技术基础与技能西安电子科技大学出版社

二进制异步计数器中，各个触发器状态的变化是逐个依次进行的，期间有一段逐级触发的延时时间，即计数器完成计数状态的转换过程与输入的计数脉冲是不同步的，因而计数速度较慢。触发器延时电工技术基础与技能西安电子科技大学出版社2.同步二进制加法计数器

为了克服异步计数器计数速度较慢的缺点，设计了同步计数器，同步计数器的特点是，计数器中的各触发器受同一时钟脉冲的控制，各触发器状态的转换与输入时钟脉冲同步，因而计数速度得到提高。下图即为一种同步二进制加法计数器：各触发器状态变化几乎与计数脉冲同步，从而加快了计数速度。电工技术基础与技能西安电子科技大学出版社计数值每次加一，最低位Q0的状态就翻转一次；当Q0=1时，再来一个脉冲，向高位Q1进位，Q1状态翻转一次；当Q1Q0=11时，再来一个脉冲，向高位Q2进位，Q2状态翻转一次；当Q2Q1Q0=111时，再来一个脉冲，向高位Q3进位，Q3状态翻转一次。工作原理：

也就是说高位触发器翻转的条件是低位触发器状态全为1。根据以上逻辑关系，可用JK触发器和二输入端与门组成四位同步二进制加法计数器。

在许多场合，人们习惯使用十进制进行计数，在数字仪表中为了显示读数的方便也常采用十进制。由于4位二进制可以表示16个状态，因此可以用4位二进制数表示1位十进制数码，最常用的二-十进制编码是8421BCD码。电工技术基础与技能西安电子科技大学出版社8.3.2十进制计数器8421BCD编码表电工技术基础与技能西安电子科技大学出版社计数脉冲二进制数码对应的十进制数码Q3Q2Q1Q0000000100011200102300113401004501015601106701117810008910019电工技术基础与技能西安电子科技大学出版社如图所示为一个十进制计数器：

计数器从初态0000开始计数，一直计数到1001，这其间计数状态中Q3、Q1没有同时为1的情况，所以与非门输出为1，对计数没有影响；当第10个脉冲输入时计数器的状态将变成1010，此时与非门的输入全为1，则输出为0，计数器清零，返回初始状态0000，重新开始计数，同时Q3端形成一个完整的进位脉冲，使高一位的十进制计数器计数。电工技术基础与技能西安电子科技大学出版社十进制集成计数器74LS160的外形和引脚排列图Q0～Q3：计数器输出端。CP：计数脉冲输入端D0～D3：置数输入端CO：进位输出端。CTT、CTP：计数控制端。全为1时为计数状态；当其中有一个为低电平时，则处于保持数据状态。