《电工电子技术基础及应用实践》课件 第10章 组合逻辑电路

《电工电子技术及应用实践》

第十章

组合逻辑电路本章内容§1逻辑电路概述§2组合逻辑电路的分析§3组合逻辑电路的设计

§4加法器§5编码器§6译码器§7数据比较器§8数据选择器§9数据分配器§1逻辑电路概述一、逻辑电路的分类

根据逻辑功能的不同，可把逻辑电路分为组合逻辑电路（CombinationalLogicCircuit，CLC）和时序逻辑电路（SequentialLogicCircuit，SLC）两大类。

组合逻辑电路:是由逻辑门电路组成，并且输出与输入之间不存在反馈电路和记忆延迟单元的逻辑电路。组合逻辑电路的一般框架时序逻辑电路的一般框架组合逻辑电路逻辑函数如下:

在某一时刻，组合逻辑电路的输入状态共同决定了最终的输出状态，而与电路其他时刻状态无关。结构特征无反馈电路和记忆单元。工作特征输出状态只与该时刻的输入有关。§1逻辑电路概述§2组合逻辑电路的分析例题1分析目的：已知电路，找出输入、输出的逻辑关系，即电路实现的逻辑功能。分析如下电路图的逻辑功能。§2组合逻辑电路的分析例题1分析目的：已知电路，找出输入、输出的逻辑关系，即电路实现的逻辑功能。分析如下电路图的逻辑功能。§2组合逻辑电路的分析第一步（1）输入变量A、B、C：表示三个制约条件。“1”代表满足条件;“0”代表不满足条件。输出变量Y：表示结果。“1”代表结果发生;

“0”代表结果不发生。问题：该电路中的输入、输出是什么？分别代表的含义呢？该电路有哪些逻辑门构成呢？第一步：读电路图及输入、输出变量的含义。

（2）输入与输出由2级电路组成，共4个“与非门”。§2组合逻辑电路的分析第二步：根据电路图写逻辑表达式。§2组合逻辑电路的分析第三步根据摩根定理：第三步：化简逻辑表达式。§2组合逻辑电路的分析第四步表达式：Y=AB+BC+ACABC000001010011100101110111Y00010111第四步：列真值表。§2组合逻辑电路的分析第五步ABCY00000010010001111000101111011111第五步：分析逻辑功能。131223123123由真值表可看到：当输入A、B、C三个变量中为1（高电平）的个数大于等于2时，则输出为1（高电平）。事件发生事件不发生§3组合逻辑电路的设计已知功能需求，如何设计电路呢？“何为设计”？所谓“设计”:根据实际逻辑问题，得出实现该逻辑功能的

最简

逻辑电路。

准则：“最简”所谓“最简”:指所用器件最少，器件种类最少，而且器件之间的连接也最少。§3组合逻辑电路的设计已知功能需求，如何设计电路呢？

分析

设计互逆过程4析根据需求列真值表依据真值表写表达式+化简设计需求分析画逻辑电路图列写画§3组合逻辑电路的设计例题1：试设计一个产生报警控制信号的“火灾报警电路”，该电路有烟雾、温度、紫外光三种不同类型的火灾探测器，为了防止误报警，需满足如下条件，报警系统才产生报警控制信号。131223123123（1）报警：大于等于2个探测器检测到信号，并发出信号。（2）不报警：小于2个探测器检测到信号，并发出信号。§3组合逻辑电路的设计第一步第一步：设计需求分析。（1）输入变量A、B、C：表示烟雾、温度、紫外光探测器是否发出了探测信号。“1”代表探测器检测并发出了探测信号;“0”代表探测器未检测到信号。（2）输出变量Y：表示是否发出报警信号。“1”代表发出报警信号;

“0”代表无报警信号。（确定电路的输入、输出变量）§3组合逻辑电路的设计ABCY00000101001110010111011100010111第二步：根据需求分析，列真值表。131223123123（1）报警：大于等于2个探测器检测到信号，并发出信号。（2）不报警：小于2个探测器检测到信号，并发出信号。§3组合逻辑电路的设计第三步第1种方法：首先，选定输出为“1”的所有行；再次，将每行的输入变量写成乘积的形式。（遇到“0”的输入变量加非号）最后，将各乘积项相加。第2种方法：首先，选定输出为“0”的所有行；再次，将每行的输入变量写成和的形式。（遇到“1”的输入变量加非号)最后，将各和项相乘即可。第三步：根据真值表，写表达式，并化简。§3组合逻辑电路的设计第三步ABCY00000010010001111000101111011111第1种方法：首先，选定输出为“1”的所有行；再次，将每行的输入变量写成乘积的形式。（遇到“0”的输入变量加非号。）最后，将各乘积项相加。

§3组合逻辑电路的设计第四步

哪些逻辑门？“与门”、“或门”第四步：根据表达式，画逻辑电路图。Y=AB+BC+AC§4加法器

“加法器”:是为了实现加法运算的，即计算数的和的电路。作为计算机中算术运算器的基本单元，加法器主要是以二进制运算的，执行逻辑操作、移位与指令调用。12+、921十进制：计算机中的二进制运算:1100+、1001

10101加法器的概念及分类§4加法器加法器的概念及分类

加法器分为:一位加法器（包括：半加器、全加器）和多位加法器（包括：串行进位加法器、超前进位加法器）。1100+、1001

10101CO:本位向高位的进位0+000+111+011+、1

10—A—BA+、B

COS§4加法器需设计一位半加器：

（1）输入变量A、B：表示一位二进制的加数和被加数；

（2）输出变量S：表示相加后的和数；

（3）输出变量CO：表示本位向高位的进位数；

其中，A、B的取值可以为“0”和“1”；只有当A、B都取“1”时，和为“0”，本位向高位进“1”，其余情况无进位。第一步：设计需求分析。（分析电路的输入、输出变量）0+000+111+011+、1

10§4加法器——“半加器的设计”§4加法器——“半加器的设计”00011011ABSCO01100001第二步：根据需求分析，列真值表。§4加法器——“半加器的设计”第三步（1）选定输出为“1”的所有行；

（2）将每行的输入变量写成乘积的形式。（遇到“0”的输入变量加非号）（3）将各乘积项相加。第三步：根据真值表，写表达式，并化简。00011011ABSCO01100001“异或门”、“与门”第四步：根据表达式，画逻辑电路图。思考：如何用“与非门”来完成半加器的设计？逻辑符号逻辑电路§4加法器——“半加器的设计”§4加法器——“全加器的设计”S：本位和CO:本位向高位的进位半加器：全加器：Ai+Bi

+Ci-1(低位进位)=Si

(和)

Ci

(向高位进位)全加器：Si：本位和Ci-1：低位向本位的进位Ci:本位向高位的进位1100+、1001

10101—A—B1100+、1101

1

1001—A—Biii§4加法器——“全加器的设计”第一步

第一步：设计需求分析。iii§4加法器——“全加器的设计”第二步输入输出0000000110010100110110010101011100111111第二步：根据需求分析，列真值表。iii§4加法器——“全加器的设计”输入输出0000000110010100110110010101011100111111第三步第三步：根据真值表，写表达式，并化简。（1）选定输出为“1”的所有行；

（2）将每行的输入变量写成乘积的形式。（遇到“0”的输入变量加非号）（3）将各乘积项相加。§4加法器——“全加器的设计”第四步“异或门”“异或门”“与门”、“或门”第四步：根据表达式，画逻辑电路图。逻辑符号§4加法器——“多位加法器”第一种：n位串行进位加法器多位加法器：实现两个多位二进制数相加的电路。根据电路结构的不同，常见的多位加法器分为：串行进位加法器和超前进位加法器。以4位串行进位加法器为例，如下图所示：1011101111如：进行14+7的运算：=（10101）2=16+4+1=（21）1001110(1110)2+(0111)20CO∑CIABSCO∑CIABSCO∑CIABSCO∑CIABS特点：进位信号是由低位向高位逐级传递的，速度慢。0§4加法器——“多位加法器”第二种：超前进位加法器（并行进位加法器）令：

4位超前进位加法器递推公式§4加法器——“多位加法器”超前进位加法器§4加法器——“多位加法器”常用4位超前进位加法器有74LS283。B3B2B1B0A3A2A1A0S3S2S1S0CICO第二种：超前进位加法器（并行进位加法器）74LS283加数本位和低位进位进位被加数拓展应用一：8421BCD码转换为余3码BCD码+0011=余3码加法器的应用：代码转换、N位加法运算、

减法器、十进制加法。§4加法器——“多位加法器”拓展应用二：N位加法运算拓展应用三：加法器/减法器当C0-1＝0时，B0=B，电路执行A+B运算；当C0-1＝1时，B1=B，电路执行A－B运算。§4加法器——“多位加法器”常用4位超前进位加法器还有74LS381。本位和加数/减数被加数/被减数控制端功能信号输出第二种：超前进位加法器（并行进位加法器）§5编码器编码：赋予二进制代码特定含义的过程。

如：8421BCD码是用一定位数的二进制数来表示十进制数码。编码器：能够实现编码功能的逻辑电路。译码：把代码状态的特定含义翻译出来的过程。译码器：能够实现译码操作的电路。编码§5编码器按编码方式不同，分为普通编码器和优先编码器。优先编码器：允许多个输入信号，仅对优先级高的信号进行编码。普通编码器：只允许输入一个有效的编码信号。按输入代码的不同，分为二进制编码器、二-十进制编码器。二-十进制编码器：用4位二进制代码对0~9十个十进制数进行编码的电路。二进制编码器：用n位二进制代码对2n个互斥信号进行编码的电路。

9个输入

4位二进制码输出

n位二进制码输出

§5编码器CompanyLogo二进制普通编码器——“三位（又称8线-3线）二进制普通编码器”输入8个互斥的信号输出3位二进制代码

3位二进制码输出结构框图真值表§5编码器二进制普通编码器——“三位（又称8线-3线）二进制普通编码器”逻辑表达式逻辑图§5编码器二进制优先编码器——“三位（又称8线-3线）二进制优先编码器”编码原则：当多个输入端同时有信号时，电路只对其中优先级别最高的信号进行编码。在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。设I7的优先级别最高，I6次之，依此类推，I0最低。真值表§5编码器二进制优先编码器——“三位（又称8线-3线）二进制优先编码器”编码原则：当多个输入端同时有信号时，电路只对其中优先级别最高的信号进行编码。在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。设I7的优先级别最高，I6次之，依此类推，I0最低。真值表逻辑表达式§5编码器二进制优先编码器——“三位（又称8线-3线）二进制优先编码器”逻辑表达式逻辑图§5编码器集成三位（8线-3线）二进制编码器——“74LS148”I7I6I5I4I3I2I1I0YEXY2Y1Y0YSST74LS148使能输入端使能输出端扩展输出端输入与输出为低电平有效。§5编码器集成三位（8线-3线）二进制编码器——“74LS148”

YSI7I6I5I4I3I2I1I0YEXY2Y1Y0YSST74LS148使能输入端使能输出端扩展输出端§5编码器二-十进制普通编码器二-十进制优先编码器（10线-4线优先编码器）输入：10个互斥数码输出：4位二进制代码§5编码器二-十进制普通编码器二-十进制优先编码器（10线-4线优先编码器）集成10线-4线优先编码器把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。即：译码器是把一种代码转换为另一种代码的电路。一、二进制译码器—“三位二进制译码器”一、二进制译码器——“集成3线-8线译码器”二、8421BCD译码器——“二-十进制译码器”二、8421BCD译码器——“集成4线-10线译码器”§6译码器假设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。§6译码器——二进制译码器3位二进制译码器真值表输入：3位二进制代码输出：8个互斥的信号3位二进制译码器真值表逻辑表达式集成二进制译码器74LS138A2、A1、A0为二进制译码输入端，为译码输出端（低电平有效），G1、、为选通控制端。当G1＝1、时，译码器处于工作状态；当G1＝0、时，译码器处于禁止状态。输入：自然二进制码输出：低电平有效二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。8421BCD译码器把二进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。§6译码器——8421BCD译码器真值表输入输出逻辑表达式逻辑图集成8421BCD码译码器74LS42输出为反变量，即为低电平有效。数码显示器

用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。§3显示译码器b=c=f=g=1，a=d=e=0时c=d=e=f=g=1，a=b=0时共阴极显示译码器真值表仅适用于共阴极LEDa的卡诺图b的卡诺图c的卡诺图d的卡诺图e的卡诺图f的卡诺图g的卡诺图逻辑表达式逻辑图集成显示译码器74LS48引脚排列图功能表应用1：用二进制译码器实现逻辑函数②将译码器的地址输入端接输入逻辑变量。⓷将逻辑式中出现的最小项所对应的译码器输出端连接。①写出函数的标准与或表达式，并变换为与非-与非形式。译码器的应用若译码器输出端高电平有效，就将选中的输出端用或门连接；若译码器输出端低电平有效，就将选中的输出端用与非门连接。例子：用二进制译码器实现全加器。⓷画出用二进制译码器和与非门实现这些函数的接线图。①写出函数的标准与或表达式。译码器的应用若译码器输出端高电平有效，就将选中的输出端用或门连接；若译码器输出端低电平有效，就将选中的输出端用与非门连接。应用2：用二进制译码器实现码制变换十进制码8421码用来完成两个1位二进制数A、B的大小比较的逻辑电路称为数值比较器，简称比较器。结果有三种：A＞B、A＜B和A＝B。100100100100ABY(A<B)Y(A=B)Y(A>B)00011011真值表YA<B=AB=L2YA>B=AB=L1YA=B=AB+AB=YA<B

+YA>B=AB+AB=L3一位比较器§7数据比较器以4位比较器为例：A=A3A2A1A0B=B3B2B1B0比较原则：从高位往低位逐位进行比较，当高位相等时才继续比较下一低位。Y(A<B)Y(A=B)Y(A>B)I(A’<B’)I(A’=B’)I(A’>B’)B3B2B1B0A3A2A1A0逻辑符号A

B输出级联输入§7数据比较器输入变量：

A3与B3、A2与B2、A1与B1

、A0与B0、A’与B’输出变量：L1(A＞B)、L2(A＜B)、和L3(A＝B)

输入A（a3a2a1a0）>B(b3b2b1b0);输出（A>B）=1A：四位二进制数输入（A3为高位）A>B、A<B、A=B：输出A’>B’、A’<B’、A’=B’：低位控制输入端B：四位二进制数输入（B3为高位）输入A（a3a2a1a0）<B(b3b2b1b0);输出（A<B）=1输入A（a3a2a1a0）=B(b3b2b1b0);输出由低位控制输入决定多位比较器74LS85§7数据比较器TTL电路：级联输入端A’>B’、

A’<B’和A’=B’须预先分别预置为0、0、1。比较两个12位二进制数。设：A=A0~A11,B=B0~B11§7数据比较器比较两个12位二进制数。设：A=A0~A11,B=B0~B11

并联扩展§7数据比较器课堂思考：用比较器构成用8421BCD码进行判定一位十进制数的四舍五入电路。设计思想：A3～A0：8421BCD码，B3～B0：0100（十进制数4），A＞B输出端用于判别级联输入端a>b、

a<b和a=b须预先分别预置为0、0、1。§7数据比较器数据选择器：从多个数据输入中选择出其中一个进行传输的电路。根据输入端的个数，数据选择器分为四选一、八选一、十六选一等。其功能类似单刀多掷开关，如下所示：数据选择器示意图一、概念§8数据选择器

数据选择器由地址端、控制端、数据输入端和使能信号端组成。A1A