2024年-FPGA建立HPS硬件系统模型

1

6.2.1建立HPS硬件系统模型

本硬件模型中包括：

ARMCortex-A9MPCoreHPS、

用户按键输入(PIOButton)x

用户拨码开关输入(PIODIPSW)v

LED输出(PIOLED)、

64KB片上存储器、

JTAG-to-Avalon主接口连接桥(JTAGMaster)v

JTAG-UART调试模块、

中断捕获器(InterruptCapturer)^

系统ID(SysID)等。

2

HardProcessor

ARMCortex-A9MPCore

System

CPUOCPU1

l-Cache|D-Cachel-CacheD-Cache

l_2CacheDDR

TraceMemoryControllerQSPI

USBOTGGPIO

GbpsEthernet12c

SD/MMCUART

RAM64KBCAN

Timers

FPGAManager

DMA

T

HPS-to-FPGALightweightFPGA-to-HPS

HPS-to-FPGA

MM

FPGAFabric

SystemID

On-ChipRAM

PIOLED

PIOButton

PIODIPSwitch

JTAGUART

InterruptCapturer

M

Non-Secure

JTAGMaster

(FPGAOnly)

图6.12本系统的结构框图

3

启动QuartusI113.0EDA软件，选择菜单FiIeNewProjectWizard,

建立一个新的QuartusII工程（这里命名为HPS_Qsys_Prj）,

并在建立工程向导的第3个界面选择SoCFPGA器件，这里选择

CyeIoneV系列SCSXFC6D6F31OSES芯片（实际选5CSEMA5F31C6芯片）,

如图6.13所示。

5

A]1LU

1)添加并设置HPS(HardProcessorsystem)参数

首先添加HPS处理器模块，如图6.15所示。

在Qsys左边的ComponentLibrary下面选择展开Embedded

processors,选中其中的HardprocessorSystem并双击鼠标

左键，或点击“Add”按钮,

X

7

在弹出如图所示的AddModule对话框后,

6

4Md

即可弹出如图6.16所示的HardProcessorSystem属性

设置对话框。

该对话框包括FPGAInterfaeesxPeripheraIPinMultiplexings

HPSCIocks和SDRAM四个标签页面；

在该对话框中我们需要根据开发板（或用户自己的板卡）上连

接的HPS外设正确设置相应的引脚复用开关，以及HPS时钟、

多端口存储器控制器、HPS到FPGA、FPGA到HPS和FPGA到多

7

端口存储器控制器等各种参数o

(1)FPGAInterfaees标签页设置

在FPGAInterfaces标签页中有General、AXIBridges、

FPGA-to-HPSSDRAMInterface、Resets、DMAPeripheral

Request、Interrupts^HPS-to-FPGA几个部分。

FPGA-to-HPSSDRAMInterface、Resetsv

aub•••7Utt«M«•«44OM—

ty*«ViMt

GN-:UI-3・，

JffSrmc«X4ygt

MTS・w«r・”Qj4tMM

yNA*t4«k«c<•<•1f

ta>bl・FWA-tf-BM9Vr・“，

，•*】・FNA-»»*«F$e«U，・••，

DMAPeripheralRequest和Interrupts几个部分。

r1-

Bl«ckIliwMi

c«14r»>«1

laa¥l«m・«rar«*«tkwdsbitk*

In・bk7PCA-t0-MP$4«VB<rtut

Zna¥l«JPGA-to-MPS■«*r*»«1r«qn«s1

E!&•¥1•<o14rei<ir««MS1

2n»¥l«>PGA-t<rMPSInUrrtvU

「MFS-te-rrak

IMH«CJJVi»t*rruptt

HPS-to-FPGA

8

1armng：h>»■一0:ODIisdisabled.EnablingODTiNodeRegister1)naynrprovesignalmtegrity

1General部分。表6.11所示为FPGAInterfaces标签中

General部分的设置项功能描述（解释p199表6.11）,当

这些选项被选中时，相应的接口名在图6.16左边的HPS模

块中就可显示出来。

没有选中选项时的情况如下图所示：

飞遂HardProcessorSystem

altera_hps

FPGAPeripXQPhIHUipluZl»SCL0dtt|SDRAM

EGeneral

EnableNPVstandbyandeventsignals

产1EnableNPUgeneralpurposesignals

ZJEnableAPBinterfsce

EnableSystemTraceMacrocellhardwareevents

EnableFPGACrossTriggerInterface

EnableFPGATracePortInterfaceUnit

Enablebootfronfpgasignals

0EnableXLGPIInterface

AXIBridges

FPGA-to-KPSint«rfac«width：64fit▼

EPSf“FPGAinterfaceaidth:64fit▼

LightweightHPS-to-FPGAinterfacewidth：32-bit▼

I==iii

General部分的选项被选中时，相应的接口名在下图左边的

HPS模块中就可显示出来。

9

本项目实例系统中除使能EnableHLGPIInterface选项外,

其他选项保持无效，设置结果如图6.16或下图所示。

FMAmterCc”P«riph«ralPibRultiplexmc|NFSClocks|SDMM

In«bl«MFVst«zi4byandev«fttsicutis

latbl*K?U(«b«ralpurpos*sifbals

Inabl*D・bu«APBtnlerfae*

Inabl*Tr•€•Rscroc9llhardaar**v»nts

".In«bl«7FGACr«ttTncctrInt»rf«c«

EIn«bl«1TGAIr««PwtInterfaceIftut

In«bl«bootfroesigtls

VU<bl<HLGPIlattrftcw

ATI

>FGA"t”MPSmt«rf<e«width:64・bst.

MPS-to-FPGAint«rftc«width6，・bitM

14cM・eiXPS-to-F^JAinterfacewidth32-bit▼

勾选Showsignals后的情况如下图所示:

HardProcessorSystem

alt*ra_hps

hps_0

Giral

E.Eitbl««PVst«&Ay9dsipttls

hpsjcrr“rv仆

rotH.GR0EEi«bl«>PVc«»«ralForp&t*BiCMl*

Jojpo_nrt^H.GAl

M〃89intiKIGFIIm«fn2

ATSi»t»rtse«

WNGR3

Uabl・S尸t«eIrx・M»erec«llh"&»r・eventa

EK.GH4

j®0gHa.ctl.HlGPH

JOjflpo^nrtJCGAS-EitblePFCACrtssIricc*^I&t«rfae«

WAqsJna.KlGPU

匚E\"kFWATrt<«P«rtlalwfictUnit

EJ€0W7

nwm_c«_n

mtKGPI8

5.〃尸9_cM.Kl8£匚E-bo.t(T-fyc*八

h>$J，qsJnsl.KlGP。KLGFI

JojpO_MJ€CF110JE^bl«

"_rwt_HLORir

MiG力11—-

EtHLGR12MlMK・,

5j«,,gH9_ntt.HtGFll2-----1

FPGA-to-MPSioiterf««eidth64-bit▼

hM>j^0.hft_HLGFII3

t2h,sdram0_cloclKPS-U-FPGAsdtb64-bit

F」&anO_e•ct0f

LichUeic^tKPS-tWFGAi&ttrfectwidth32-bit▼

12vg$9t

Qh.sdramO.daU

ph」&anOAFADDP[3l0]

10

②AXIBridge部分。在FPGAInterface标签中AXIBridge部

分，FPGA-to-HPSinterfacewidth和HPS-to-FPGAinterface

width可设置为Unused、32-bit、64-bit和128-bit,这里将

这两项都设置为64-bit,将HPS与FPGA之间的HPS2FPGA（接

口名为f2h_axi_sIave）和FPGA2HPS（接口名为h2f_axi_master）

接口都设置为64位。

然后将LightweightHPS-to-FPGAinterfacewidth设置为

32-bit,即使能了32位的轻量级LHPS2FPGA接口（接口名为

h2f_Iw_axi_master）0设置结果如图6.16所示。

③FPGA-to-HPSSDRAMInterface部分。本实例系统中的

FPGA-to-HPSSDRAMInterface部分内容设置为空。

可以通过添加一个或多个SDRAM从端口（最多6个）让FPGA

来访问HPSSDRAM子系统，其数据宽度可配置为32、64、128

或256位。

例如，图6.16下方的FPGA-to-HPSSDRAMInterface部分，

其中的Name列表示接口名，系统根据FPGA-to-HPSSDRAM端

11

口设置情况自动分配。表6.12所示为每个SDRAM接口可以设

置的参数（解释p200表6.12）。

.

-FPGA-to-HPSSDRAMInterface

二Clickthe'+'and'buttonstoaddandremoveFPGA-to-HPSSDRAMports.

NameTypeWidth

f2h_sdramjAII-3|64

f2h_sdramlAII-3128

f2h_sdram2AII-3256

HE

卜_____________________________________________________________________________________

▼4IW

点十号添加；点一号删除

本实例系统中的FPGA-to-HPSSDRAMInterface部分内容设置

为空。结果如下图所示。

HardProcessorSystem-hps_3

④Resets部分。表6.13所示为Resets部分可设置的选项及其

说明（解释p200«6.13）o

本实例系统中的Resets部分所有设置选项均设置为无效，如

图6.17或下图所示。

12

Ex>abl«MPS-to-fPGAcoldr«s«tout2u^

BnableMPSwarnreieth6dshakengiU

□Bnabl*FMA-t«-XFSd»buf>>*■♦，r«qu««l

EnableFFGA70-XPSwar*resetr«qu«st

□InableFPt5A-t«-KPScoldr«i«tr«guest

PeripheralReauestIDEaabl<4

⑤DMAPeripheralRequest部分。在这里可以单独使能每个

DMA控制器外设请求ID(peripheralRequestID),每个请求

ID可以使能连接FPGA的8个逻辑DMA通道中对应的通道接口。

需要注意的是，外设请求ID[4-刀是与CAN控制器共用的。

PeripheralRequestIDEnabledPeripheralRequestIPEnabled

*

/

3Io

4Vo

Io

，

▼

__________________Tes

一共有8个通道:

本实例系统中的DMAPeripheralRequest部分所有外设请求

ID使能设置均为No,如图6.17或下图所示。

DMAPeripheralRequest▼DMAPeripheralRequest

PeripheralRequestIDEnabledPeripheralRequestIDEnabled

0,

3Bo

1Io••

一14Io

2HoU

—,SIo三

3Bo6No

4Io▼

7N。

⑥Interrupts部分。在该部分首先选中EnableFPGA-to-HPS

Interrupts选项，如图6.17所示，即可在图6.17左侧的Block

13

Diagram中出现f2h_irq0和f2h_irq1两个信号，表示使能了

HPS中FPGA对MPU的中断信号。如下图所示。

又勾选3个选项后的情况如下图所示。

▲

JInableFPGA-to-KPSInterrupts

MPSYo-FFGA

i?Enabl«CAHinternets

巨］Enableclockperipheralinterrupts

；EnabloCIIinterrupts

|n|EnableWIAinterrupts

EnableEMACinterrupts

EnableFPGAmanagerinterrupt

/fnabieGFIOinterrupts

BEnableI2C-EMACinterrupts

5EnableI2Cperipheralinterrupts

EnableL4tim«rinterrupts

!Enabl®ItAHDint♦mxpt

；EnableOSCtim«rinterrupts

一用

HPS中的每个外设都可以提供一个中断信号给FPGA逻辑。在本

实例系统中，将HPS-to-FPGA下面所列的所有外设中断信号均

设置为无效，如图6.17或下图所示。

14

HardProcessorSystem

alt«ra_hPB

BlockDI.K>■

；Show*&

(2)PeripheralPinMultiplexing标签页设置

在这个标签页中包含了HPS所有可用外设的参数设置，通过选

择HPSI/O引脚设置可用使能所对应的外设。

第1图

SMOi

第2图

15

第3图

CUK)pinml“pl”3y位“”.

第4图

第5图

HardProcessorSysteu

d<«Ov>

KMACCTXDlite«i

EMACCAXOC,1]

(XlfiCLCM*CMACCMOCIMI

EMAcenx.CTi.rMj

EMAC4TK.cn.

EMACtA3^.CMCCM>

CMACCAXOKMI

EMACCAXOftiMl

CMACCODlil,

人3HAM0A1CCSMO*

txoc.MlHAMOCSrM.

HAMOOSCM,

IHAMO«Srwe>

TX31，S««i