电子技术基础项目化教程课件 项目六 逻辑代数与逻辑门电路6.2.6 CMOS集成门电路

6.2相关知识总目录下页6.2.6CMOS集成门电路下页上页首页6.2.6CMOS集成门电路

MOS集成逻辑门是以MOS管作为开关器件的门电路，它按所用MOS管的不同一般可分为三种类型：一种是用P沟道增强型MOS管（PMOS管）构成的PMOS门电路，其工作速度较低。第二种是N沟道增强型MOS管（NMOS管）构成的NMOS门电路，其工作速度比PMOS门电路要高，但比TTL电路要低。第三种是由PMOS管和NMOS管按照互补对称形式连接起来构成的互补型MOS集成电路，称为CMOS电路。MOS电路具有集成度高、制造工艺简单、电源电压使用范围宽、功耗低、抗干扰能力强、扇出系数大等优点。下页上页首页1.CMOS反相器类型在MOS集成电路中，反相器是最基本的单元。按其结构和负载不同，可大致分为四种类型：（1）电阻负载MOS反相器在这种反相器中，输入器件是增强型MOS管，负载是线性电阻。这种反相器在集成电路中很少采用。（2）E/EMOS反相器在这种反相器中，输入器件和负载均采用增强型MOS管，所以叫增强型－增强型MOS反相器，简称E/EMOS反相器。下页上页首页（3）E/DMOS反相器在这种反相器中，输入器件是增强型MOS管，负载是耗尽型MOS管，所以叫增强型－耗尽型MOS反相器，简称E/DMOS反相器。

（4）CMOS反相器在E/EMOS反相器和E/DMOS反相器中均采用同一沟道的MOS管。而CMOS反相器则由两种不同沟道类型的MOS管构成。如果输入器件是N沟道增强型MOS管，则负载就为P沟道增强型MOS管，反之亦然。这种反相器具有互补对称的结构，故简称CMOS反相器。

下页上页首页2.CMOS反相器（1）电路组成CMOS反相器的组成如图6-36（a）所示。起开关作用的驱动管VFP是增强型NMOS管，假设其阈值电压为UTN(th)=2V；负载管TP是增强型PMOS管，假设其阈值电压为UTP(th)=-2V，二者连成互补对称的结构。它们的栅极连接起来作为信号输入端，漏极连接起来作为信号输出端，VFN的源极接地，

下页上页首页VFP的源极接电源VDD。VFN、VFP特性对称，UTN(th)=UTP(th)，如果UTN(th)=2V，则UTP(th)=-2V。一般情况下都要求电源电压VDD＞UTN(th)＋UTP(th)。实际应用中，VDD通常取5V，以便与TTL电路兼容。

下页上页首页（2）工作原理①当uA＝0V时，uGSN＝0V<UTN(th),VFN截止；uGSN＝uA－VDD＝0－10＝－10V<

UTP(th)，VFP导通。简化等效电路如图6-36（b）所示，输出电压uY＝VDD

＝10V。

下页上页首页

②当uA＝10V时，uGSN＝10V>UTN(th)

，VFN导通；uGSN＝uA－VDD＝10－10＝0V>UTP(th)，VFP截止。简化等效电路如图6-36（c）所示，输出电压uY＝0V。综上所述，当uA为低电平时，uY为高电平，而当uA为高电平时，uY为低电平，可见电路实现了非逻辑运算。若用A、Y分别表示uA、uY，则可得：下页上页首页CMOS反相器在工作时，由于在静态下uA无论是高电平还是低电平，VFN和VFP中总有一个截止，且截止时阻抗极高，流过VFN和VFP静态电流很小，因此CMOS反相器的静态功耗非常低，这是CMOS电路最突出的优点。

下页上页首页3.CMOS与非门6-37所示为CMOS与非门电路。两个增强型NMOS管VF2、VF1串联，两个增强型PMOS管VF3、VF4并联。VF4和VF2的栅极连接起来作为信号输入端A，VF3和VF1的栅极连接起来作为信号输入端B。图6-37

CMOS与非门下页上页首页

当A、B中有一个或全为低电平时，VF1、VF2中有一个或全部截止，VF3、VF4中有一个或全部导通，输出为高电平。只有当输入A、B全为高电平时，VF1、VF2才会都导通，VF3、VF4才会都截止，输出才会为低电平。可见电路实现了与非逻辑功能，即下页上页首页4.CMOS或非门如图6-38所示为或非门的电路。两个增强型NMOS管VF1、VF2并联，两个增强型PMOS管VF3、VF4串联。VF4和VF2的栅极连接起来作为信号输入端A，VF3和VF1的栅极连接起来作为信号输入端B。

图6-38CMOS或非门下页上页首页

当A、B中有一个或全为高电平时，VF3、VF4中有一个或全部截止，VF1、VF3中有一个或全部导通，输出Y低电平。只有当输入A、B全为低电平时，VF3、VF4才会都导通，VF1、VF2才会都截止，输出Y才会为高电平。可见电路实现了或非逻辑功能，即下页上页首页5.与门和或门在CMOS与非门电路的输出端增加一个反相器，便构成了一个与门；而在CMOS或非门电路的输出端增加一个反相器，便构成了一个或门。

6.或非门由3个与非门和一个反相器可构成与或非门，如图6-39（a）所示。由图可得：CMOS与或非门也可由两个与门和一个或非门构成，如图6-39（b）所示。图6-39（c）所示为与或非门的逻辑符号。图6-39CMOS与或非门下页上页首页7.异或门

CMOS异或门可由4个与非门构成，如图6-40所示。由图6-40可得图6-40CMOS异或非门下页上页首页8.三态门图6-41为CMOS电路图和逻辑符号，A是信号输入端，

是控制信号端，也叫做使能端，Y是输出端。图6-41CMOS三态门及其逻辑符号由图6-41（a）可知：当，即为高电平时，VFP2、VFP1均截止，Y与地和电源都断开了，输出端呈现为高阻态。当，即为低电平时，VFP2、VFN2均导通，VFP1、VFN1构成反相器，故Y=A，A=0时，Y=1,为高电平；A=1时，Y=0为低电平。由此可知，该电路的输出有高阻态、高电平和低电平3种状态。9.传输门如图6-42所示为CMOS传输门和逻辑