《嵌入式系统设计-基于ARM Cortex-A9 多核处理器Linux编程》第6章 Exynos4412的中断系统

第6章Exynos4412的中断系统

本章内容很重要，要熟练掌握各知识点。主要内容§

6.1中断程序硬件电路设计§

6.2中断控制寄存器设置§6.3中断程序设计中断系统简介：Exynos4412采用中断控制器（GIC）来管理中断资源，它支持160个中断源，包括16个软件中断（SGI），16个私有外部中断（PPI），128个公共外部中断（SPI）。对于160个中断源，每个中断源都被赋予一个唯一的中断号（ID）,GIC和处理器核对中断源管理都是根据中断号来进行的。16个SGI对应0~15号中断，16个PPI对应16~31号中断，128个SPI对应32~159号中断。每个中断的使能和屏蔽都由中断控制器的1位控制。160个中断源对应5个32位的中断控制器。例如CPU0的中断使能控制器就包括ICDISER0~ICDISER45个，SGI占用ICDISER0[15~0]，PPI占用ICDISER0[31~16]，SPI占用ICDISER1~ICDISER4四个控制寄存器。如SPI的中断ID号是57，相应的是第25号SPI中断，则控制位是ICDISER1[25]。如SPI的中断号是58，相应是26号SPI中断，则控制位是ICDISER1[26]。注意，SPI中断号是从32~159，占用ICDISER1~ICDISER4四个控制寄存器。§6.1中断程序硬件电路设计我们结合一个例子来说明4412中断程序设计，硬件电路如图6-1所示。经过查询使用手册，知道GPX1_1对应外部中断9，GPX1_2对应外部中断10，GPX3_2对应外部中断26，我们的试验只涉及GPX1_1和GPX1_2，具体见表6-1。在图6-1中，当K1、K2、K3没按下时，三个管脚GPX1_1,GPX1_2和GPX3_2输入高电平。当任何一个键按下时，相应管脚输入变低电平，此时产生中断。（在硬件电路中已加了上拉电阻，所以程序中就不用再加了。）试验GPX1_1和GPX1_2：1、相应管脚GPX1_1和GPX1_2设置为外部中断功能，GPX3_2暂不用，不用设置。具体见表6-2。为了满足题目要求，GPX1CON[1]、GPX1CON[2]要设置为0xF。2、设置外部中断触发方式外部触发方式有5种，分别是低电平、高电平、下降沿、上升沿和双沿。对应的触发方式配置为EXT_INT41CON[6:4]对应GPX1_1：EXT_INT41

[10:8]，对应GPX1_2。

触发方式配置寄存器EXT_INT41CON见表6-3。注意：因为SGI和PPI占有中断ID号0~31，所以XENT_9ID号是32+9=41。我们设置的例子是低电平触发，因此EXT_INT41[1]和EXT_INT41[2]均设置0x0。3、中断的使能和禁止GPX1_1(外部中断WAKEUP_INT1[1])对应的中断使能和禁止为EXT_INT41_MASK[1]位，EXT_INT41_MASK[1]设置为0，表示允许中断。当GPX1_1收到中断信号，中断状态寄存器EXT_INT41_PEND[1]会自动置1，则中断控制器GIC认为外部中断EINT9的中断触发条件已满足，进入下一步的中断响应。如果EXT_INT41_MASK[1]设置为1，表示禁止外部WAKEUP_INT1[1]中断。GPX1_2(外部中断WAKEUP_INT1[2])，对应的中断使能和禁止寄存器是EXT_INT41_MASK[2]位，对应的中断状态寄存器是EXT_INT41_PEND[2]。使能寄存器EXT_INT41_MASK和状态寄存器EXT_INT41_PEND配置见表6-4和6-5。§6.2中断控制寄存器设置Exynos4412是四核处理器，对于SPI，可由GIC设置一个或多个处理器核来响应。在本例中EINT9和EINT10将要送CPU0处理，因此要设置CPU0的相应处理器，包括以下几种处理：1、中断使能寄存器ICDISER_CPU02、CPU0中断响应开关（CPU0中断响应总开关）3、CPU0优先级过滤寄存器4、GIC全局中断使能寄存器5、5.GIC中断目标寄存器6、中断号识别处理7、外部中断挂起寄存器8、CPU0中断挂起寄存器9、CPU0中断结束状态寄存器1、中断使能寄存器ICDISER_CPU0CPU0允许响应外部中断EINT9和EINT10，EINT9和EINT10中断号是57和58，所以ICDISER1_CPU0的[25]和[26]位要设置为1。中断使能寄存器ICDISER_CPU0见表6-62、CPU0中断响应开关（CPU0中断响应总开关）Exynos4412有四个CPU，每个CPU都可以响应或禁止中断，这由四个CPU的使能控制寄存器的[0]位决定，该为设置为1，则允许该CPU响应中断，设置为0，则禁止该CPU响应中断。CPU0中断响应总开关是ICCICR_CPU0，使能控制寄存器ICCICR_CPU0配置见表6-7。3、CPU0优先级过滤寄存器每个处理器核都可以设置优先级过滤，四个优先级过滤寄存器是ICCPMR_CPUn(n=0~3)，每个ICCPMR的低8位为优先级，从0~255共256个优先级，只有优先级大于或等于所设优先级，对应的中断才能被处理器核所响应。优先级值越小，级别越高，如设置为0xff，则可响应所有中断。ICCPMR_CPUn(n=0~3)设置见表6-8。4、GIC全局中断使能寄存器ICDDCR是全局中断使能寄存器，当ICDDCR[0]为1时，GIC开始监控中断源，当中断条件满足时给相应CPU发中断响应信息。ICDDCR配置见表6-9。5、GIC中断目标寄存器ICDIPTR是中断目标寄存器，它决定一个中断由那个CPU来处理，每个32位的ICDIPTR对应4个中断源，每个中断源由8位来描述。Exynos4412可处理160个中断，这样的寄存器就有40个。本例中EINT9和EINT10分别是SPI25和SPI26，中断ID号是57，58则对应ICDIPTR14[15:8]和ICDIPTR14[23:16]。从表6-10来看ICDIPTR14包含了SPI24、25、26、27。目标寄存器设置方法见表6-11。因为我们要把中断送CPU0处理，所以ICDIPTR14直接送0x01010101即可。6、中断号识别处理当一个CPU处理中断时可通过ICCIAR_CPUn(n=0~3)寄存器的低10位来读取中断源的ID号，中断号寄存器ICCIAR_CPUn(n=0~3)见表6-12。7、外部中断挂起寄存器要让CPU继续响应外部中断，需要清除外部挂起寄存器EXT_INT41_PEND，即在EXT_INT41_PEND[1]和在EXT_INT41_PEND[2]位写1。8、CPU0中断挂起寄存器要让CPU0继续接收