数电第二章-门电路

2.1

半导体器件的开关特性2.2

分立元器件门电路2.3

TTL集成门电路2.4

CMOS集成门电路第二章门电路学习要点：

常用门电路的逻辑功能及其电气特性传输门、三态门、漏集和集电极开路门的逻辑符号与工作特点第二章门电路门电路：

用以实现基本和常用逻辑运算的电子电路2.1

半导体器件的开关特性高电平与低电平：

是两种状态，是两个可以截然区分开来的电压范围100VVccK开------UO输出高电平，对应“1”K合------UO输出低电平，对应“0”UOKVccR

U

U正逻辑：高电平对应“1”；低电平对应“0”。混合逻辑：输入用正逻辑、输出用负逻辑；或者输入用负逻辑、输出用正逻辑。负逻辑：高电平对应“0”；低电平对应“1”。100VVccK开------UO输出高电平，对应“1”K合------UO输出低电平，对应“0”UOKVccR

U

U静态特性断开：无论UAK在多大范围内变化，其等效电阻ROFF

＝∞，通过其中的电流IOFF

＝0.闭合：无论流过其中的电流在多大范围内变化，其等效电阻

ROFF

＝0，电压UAK

＝0.动态特性开通时间ton

＝0关断时间toff

＝02.1.1理想开关的开关特性2.1.2二极管的开关特性二极管符号：阳极阴极＋uD

－Ui<0.5V时，二极管截止，iD=0Ui>0.7V时，二极管导通伏安特性曲线：1、导通条件及导通时特点：

当外加正向电压UD

＞0.7V时，二极管导通，UD≈0.7V，如同一个具有0.7V压降的闭合的开关。2、截止条件及截止时的特点：当外加正向电压UD

＜0.5V时，截止，ID≈0，如同一个断开的开关。静态特性2.1.3三极管的开关特性静态开关特性＋－RbRc+VCCbce＋－ui=UIL<0.5Vuo=+VCC截止状态1、截止条件及截止时的特点条件：当uBE

＜0.5V时，三极管截止特点：iB≈0，iC≈0，如同断开的开关其等效电路如下图：静态开关特性＋－RbRc+VCCbce＋－＋＋－－0.7V0.3V饱和状态ui=UIHuo=0.3ViB≥IBS2、饱和导通条件及饱和时的特点条件：当iB

＞IBS

时，三极管饱和特点：uBE≈0.7V，uCE

＝UCES≤0.3V，如同闭合的开关其等效电路如下图：动态开关特性半导体三极管和二极管一样，在开关过程中也存在电容效应，都伴随着相应电荷的建立和消散过程，因此都需要一定时间。应特别说明的是，在数字电路中，半导体三极管饱和导通时，其饱和深度均较深，基区存储电荷很多，因此在状态转换时，其消散时间较长。开关三极管，例如NPN3DK系列，其开关时间ton、toff都在几十纳秒数量级。三极管开关时间的存在，影响了开关电路的工作速度。工作原理电路转移特性曲线输出特性曲线uiuiGDSRD+VDDGDSRD+VDDGDSRD+VDD截止状态ui<UTuo=+VDD导通状态ui>UTuo≈02.1.4MOS管的开关特性2.2分立元件门电路一、二极管与门YD1D2AB+12V逻辑变量逻辑函数(uD=0.3V)uAuBuY0V0V0.3V0V3V0.3V3V0V0.3V3V3V3.3V电压表000010ABY100111逻辑式：Y=A•B逻辑符号：&ABYuAuBuY0V0V0.3V0V3V0.3V3V0V0.3V3V3V3.3V二、二极管或门YD1D2AB-12VuAuBuY0V0V-0.3V0V3V2.7V3V0V2.7V3V3V2.7V000011ABY101111逻辑式：Y=A+B逻辑符号：≥1ABYuAuBuY0V0V-0.3V0V3V2.7V3V0V2.7V3V3V2.7VR1DR2AY+12V+3V三、三极管非门钳位二极管uAuY0V3.33V0.3R1DR2AY+12V+3V三、三极管非门钳位二极管uAuY0V3.33V0.3逻辑式：逻辑符号：1AYuAuY0V3.33V0.3AY01102.3TTL集成与非门数字集成电路：以半导体单晶硅为芯片，采用专门的制造工艺，把晶体管、场效应管、二极管、电阻和电容等元件及它们之间的连线所组成的完整电路制作在一起，使之具有特定功能的电路，称为集成电路。TTL电路：输入和输出端结构都采用了半导体晶体管，称之为:

Transistor—TransistorLogic。2.3.1TTL与非门的基本原理一、结构TTL与非门的内部结构+5VYR4R2R13kT2R5R3T3T4T1T5b1c1ABC360

3k750

100

输入级输出级中间级+5VABCR1T1R2T2R3YR4R5T3T4T5T1—多发射极晶体管：实现“与”运算。复合管形式1.任一输入为低电平（0.3V）时“0”1V不足以让T2、T5导通+5VYR4R2R13kT2R5R3T3T4T1T5b1c1ABC360

3k750

100

二、工作原理（TTL与非门）三个PN结导通需2.1V0.3V任0得1全1则0+5VYR4R2R13kR5R3T3T4T1T5b1c1ABC1V“0”uOuO=5-uR2-ube3-ube43.4V高电平！逻辑关系：任0则1。+5VYR4R2R13kT2R5R3T3T4T1T5b1c1ABC“1”3.4V全导通电位被钳在2.1V全反偏1V截止2.输入全为高电平（3.4V）时4.1V任0得1全1则0+5VYR2R13kT2R3T1T5b1c1ABC全反偏“1”饱和uO

=0.3V输入、输出的逻辑关系式：逻辑关系：全1则0。一、电压传输特性：反映输出电压uO与输入电压uI关系的曲线2.3.2TTL与非门的特性和技术参数测试电路&+5VuIuOuO(V)uI(V)123UOH(3.4V)UOL(0.3V)传输特性曲线uO(V)uI(V)123UOH“1”UOL(0.3V)阈值UT=1.4V理想的传输特性输出高电平输出低电平1.输出高电平UOH、输出低电平UOL

UOH≥2.4V

UOL

≤0.4V便认为合格。

典型值UOH=3.4V

UOL=0.3V。2.阈值电压UTuI<UT时，认为uI是低电平。uI>UT时，认为uI是高电平。UT

=1.4V二、输入噪声容限与噪声容限有关的直接参数：

输出高电平UOH:

典型值3.4V，产品规定的最小值UOHmin

=2.4V输出低电平UOL:

典型值0.3V，产品规定的最大值UOLmax=0.4V。输入高电平UIH:

典型值3.4V，产品规定的最小值UIHmin=2.0V。输入低电平UIL:

典型值0.3V，产品规定的最大值UILmax=0.8V。11G1G2uouIUNHUNLUOHUILmaxUIHminUOHminUOLmaxUIHUILUOL噪声容限示意图UNH:输入为高电平时的噪声容限UNL:输入为低电平时的噪声容限三、输入负载特性：反映接在输入端电阻R两端的电压uI，和R阻值之间的关系曲线RuI+5VYR4R2R13kT2R5R3T3T4T1T5b1c1ABC问题：这时，输入是“1”还是“0”？R较小时：uI<UT，低电平。R增大时：R

uI

uI=UT高电平。+5VYR4R2R13kT2R5R3T3T4T1T5b1c1ABCRuI计算临界电阻值：即：当R≥1.45k时，可以认为输入为“1”；当R<1.45k时，可以认为输入为“0”。uI(V)R

(kΩ)123UT输入端负载特性曲线开门电阻Ron=2.5kΩuI(V)R

(kΩ)123UT输入端负载特性曲线关门电阻Roff=0.7kΩ以上分析说明：悬空的输入端相当于接高电平。为了防止干扰，一般将悬空的输入端接高电平。TTL与非门在使用时多余输入端处理：2.接+5V。1.若悬空，UI=“1”。3.输入端并联使用。讨论：TTL与门、或门、或非门多余输入端如何处理四、输入伏安特性——

反映输入电流iI和输入电压uI关系的曲线1.输入低电平，即uI＝0V时R13kT1+5V输入端短路电流IIS

：即uI＝0V时，由输入端流出的电流iB1IIS2.输入高电平，即uI＝3.4V时输入端漏电流IIH

：输入端所加电压为高电平时，流入输入端的电流+5VR2R13kT2R3T1T5b1c1“1”iB1IIH总的高电平输入电流为3IIH五、输出特性——

反映输出电压uO与输出电流iO之间的关系曲线&&？驱动门负载门1、前级输出为低电平时——灌电流负载前级后级R1T1+5V级间电流：流入前级，记为IOL，约1.4mA。称为灌电流。+5VR2R13kT2R3T1T5b1c1灌电流的计算饱和压降R1T1+5V+5VR2R13kT2R3T1T5b1c12、前级输出为高电平时——拉电流负载前级后级反偏+5VR4R2R5T3T4R1T1+5V级间电流：流出前级，记为IOH（拉电流）。有关电流的技术参数名称及符号含义输入低电平电流IIL输入为低电平时流入输入端的电流

-1

.4mA。输入高电平电流IIH输入为高电平时流入输入端的电流几十μA。IOL及其极限IOL（max）当IOL>IOL(max)时，输入不再是低电平。IOH及其极限IOH(max)当IOH>IOH(max)时，实际功耗将大于额定功耗3.扇出系数N0：门电路输出能驱动同类门的个数。IIH1IIH3IOH（1）前级输出为高电平时：+5VR4R2R5T3T4T1前级T1T1IIH2k：每个负载门输入端数；n1：负载门的个数T1T1T1+5VR2R13kT2R3T1T5b1c1前级IOLIIL1IIL2IIL3（2）前级输出为低电平时：n2：负载门的个数六.平均传输时间tuI0tuO050%50%tPHLtPLH典型值：3

10nsTTL系列集成电路74（标准系列）：平均传输时间tpd＝10ns，平均功耗P＝10mW。74H（高速系列）：平均传输时间tpd＝6ns，平均功耗P＝22mW。74S（肖特基系列）：平均传输时间tpd＝3ns，平均功耗P＝19mW。74LS（低功耗肖特基系列）：平均传输时间tpd＝9ns，平均功耗P＝2mW。如：TTL门电路（四2输入与非门，型号74LS00)地GNDTTL门电路芯片简介外形&&&1413121110981234567&管脚电源VCC（+5V）①A=0时，T2、T5截止，T3、T4导通，Y=1。②A=1时，T2、T5导通，T3、T4截止，Y=0。2.3.3其它TTL门电路TTL非门

14

13

12

11

10

9

874LS04

1

2

3

4

5

6

7VCC

4A

4Y

5A

5Y

6A

6Y

1A

1Y2A

2Y

3A

3Y

GND6反相器74LS04的引脚排列图T4AR13kΩT3T2T1YR4100Ω+VCCT5R2750ΩR3360ΩR53kΩTTL反相器电路①A、B中只要有一个为1，输出为低电平，即Y＝0。②A＝B＝0时，输出为高电平，即Y＝1。TTL或非门①A和B都为高电平（T2导通）、或C和D都为高电平（T/2导通）时，T5饱和导通、T4截止，输出Y=0。②A和B不全为高电平、并且C和D也不全为高电平（T2和T/2同时截止）时，T5截止、T4饱和导通，输出Y=1。TTL与或非门+5VYR4R2R13kT2R5R3T3T4T1T5b1c1ABC360

3k750

100

TTL与非门输出高电平UOH、输出低电平UOL

UOH≥2.4V

UOL

≤0.4V便认为合格。

典型值UOH=3.4V

UOL=0.3V。

阈值电压UTuI<UT时，认为uI是低电平。uI>UT时，认为uI是高电平。复习11G1G2uouIUNHUNLUOHUILmaxUIHminUOHminUOLmaxUIHUILUOL噪声容限示意图UNH:输入为高电平时的噪声容限UNL:输入为低电平时的噪声容限输入端的噪声容限有关电流的技术参数名称及符号含义输入低电平电流IIL（输入端短路电流IIS)输入为低电平时流入输入端的电流

-1

.4mA。输入高电平电流IIH（输入端漏电流）输入为高电平时流入输入端的电流几十μA。IOL（灌电流）IOL(max)当IOL>IOL(max)时，输入不再是低电平。当IOH>IOH(max)时，实际功耗将大于额定功耗IOH（拉电流）IOH(max)扇出系数N0：

门电路输出能驱动同类门的个数平均传输时间tpd开门电阻Ron=2.5kΩuI(V)R

(kΩ)123UT输入端负载特性曲线关门电阻Roff=0.7kΩ3.输入端的负载特性悬空的输入端相当于接高电平。为了防止干扰，一般将悬空的输入端接高电平。TTL与非门在使用时多余输入端处理：2.接+5V。1.若悬空，UI=“1”。3.输入端并联使用。讨论：TTL与门、或门、或非门多余输入端如何处理作业：试写出如图所示TTL门电路的表达式2.3.4其它类型的TTL门电路一、集电极开路的门电路

——OC门（OpenCollectorGate)

二、三态输出门电路

——TSL（Three-StateLogic）门一、集电极开路的门电路（OC门-OpenCollectorGate）1、问题的提出标准TTL门电路进行与运算:&ABEF&CDG1G2&Y＝EF一、集电极开路的门电路（OC门）1、问题的提出标准TTL门电路进行与运算:Y

能否“线与”？&Y&&ABEF&CDG1G2&ABEF&CDG1G2线与+5VR4R2T3T4T5R3G1

门G2门+5VR4R2T3T4T5R3问题：标准TTL门电路能否直接线与？Y=EFEF?+5VR4R2T3T4T5R3i

功耗

T4热击穿UOL

G2：(1)不允许直接“线与”G1

截止G2导通UOHUOLG1：i+5VR4R2T3T4T5R3问题：标准TTL门电路能否直接线与？(2)输出高电平数值固定集电极悬空VCCYR2R13kT2R3T1T5b1c1ABC2、OC门（OpenCollectorGate）结构Y=ABCRC(1)输入中有低电平时,输出高电平(uO≈)(2)输入全为高电平时,输出低电平(uO≈0.3V)VCCYR2R13kT2R3T1T5b1c1ABC3、OC门主要特点RC

结构特点:RC和

外接。&符号特点1:OC门可以实现“线与”（Wire—AND）功能。分析：Y1、Y2、Y3任一导通，则Y=0。

Y1、Y2、Y3全截止，则Y=1

。输出级

Y=Y1Y2Y3Y&&&Y1Y2Y3RCRCT5T5T5导通截止特点2:电源可以根据需要选择。VCCYR2R13kT2R3T1T5b1c1ABCRC特点1:OC门可以实现“线与”功能。4、如何确定上拉电阻RC&&&RC&&&……nmiR（1）RCmax4、如何确定上拉电阻RC&&&RC&&&……nmiR（2）RCminE—使能端+5VYR4R2R13kT2R5R3T3T4T1T5b1c1AB1、结构二、三态输出门电路

——TSL（Three-StateLogic）门DE1+5VYR4R2R13kT2R5R3T3T4T1T5b1c1ABDE2、工作原理(1)控制端E=0时的工作情况：01截止1+5VYR4R2R13kT2R5R3T3T4T1T5b1c1ABDE(2)控制端E=1时的工作情况：10导通截止截止高阻态1功能表3、三态门的符号及功能表功能表使能端高电平起作用使能端低电平起作用符号&ABY符号&ABYEE1E2E3公用总线０１０三态门主要作为TTL电路与总线间的接口电路。4、三态门的用途工作时，E1、E2、E3分时接入高电平。＆YB＆CDA

例1：如图所示各电路及其表达式是否有错？简述理由。×

例2：如图所示各电路及其表达式是否有错？简述理由。＆YB＆CDAENEN×

例3：如图所示各电路及其表达式是否有错？简述理由。＆YB＆CDAENEN“1”√作业1：如图所示电路中，哪个能实现(a)(b)(c)(d)2.绝缘栅型场效应管—MOS管（Metal-OxideSemiconductorSemiconductor）场效应管1.结型场效应管

CMOS门电路——互补对称式MOS管门电路

（Complementary-SymmetryMetal-Oxide-SemiconductorCircuit）NMOS管PMOS管2.4CMOS门电路2.4.1CMOS非门①uA＝0V(低电平)：TN截止，TP导通，uY＝VDD(高电平)②uA＝10V(高电平)：TN导通，TP截止，uY＝0V(低电平)AYCMOS非门输入端保护电路①把TN、TP的栅极电位限制在－uD～（uD

＋VDD）范围内②

积分网络：衰减干扰电压；降低工作速度uA+VDD+10VTPTNuYD1D3D2RSC2C1①A、B当中有一个或全为低电平时，TN1、TN2中有一个或全部截止，TP1、TP2中有一个或全部导通，输出Y为高电平。②只有当输入A、B全为高电平时，TN1和TN2才会都导通，TP1和TP2才会都截止，输出Y才会为低电平。2.4.2CMOS与非门和或非门BY+VDDATP1TN1TN2TP2一、CMOS与非门①只要输入A、B当中有一个或全为高电平，TP1、TP2中有一个或全部截止，TN1、TN2中有一个或全部导通，输出Y为低电平。②只有当A、B全为低电平时，TP1和TP2才会都导通，TN1和TN2才会都截止，输出Y才会为高电平。BY+VDDATN1TP2TN2TP1二、CMOS或非门BY+VDDATN2TP2TN1TP1111BYA111≥1三、带缓冲CMOS与非门——CC4011单元电路缓冲器BYA111&四、带缓冲CMOS或非门BYA111+VDDTP1TN1TN2TP2CMOSOD门2.4.4其它CMOS门电路CMOSTSL门①E=1时，TP2、TN2均截止，Y与地和电源都断开了，输出端呈现为高阻态。②E=0时，TP2、TN2均导通，TP1、TN1构成反相器。+V1AETP2TP1

YTN1TN2DD(