数字电子技术基础(第四版)阎石第2章

第二章门电路本章重点内容虽然这一章讨论的只是门电路的外特性，但无论集成电路内部电路多么复杂，只要它们和这一章所讲的门电路具有相同的输入、输出电路结构，则这里对输人、输出特性的分析对它们也同样适用。因此，这一章是全书对电路进行分析的基础。本章的重点内容包括以下三个方面:1.半导体二极管和三极管(包括双极型和MOS型)开关状态下的等效电路和外特性;2.TTL电路的外特性及其应用;3.CMOS电路的外特性及应用。补：半导体基础知识

（参考清华大学童诗白版模拟电子第四版—1.1）

（第三学期开设模拟电子技术，略讲）半导体基础知识（1）本征半导体：纯净的具有晶体结构的半导体。常用：硅Si，锗Ge若温度上升，将有少数价电子克服共价键的束缚成为自由电子，在原来的共价键中留下一个空位——空穴。两种载流子自由电子和空穴使本征半导体具有导电能力，但很微弱。半导体基础知识（2）杂质半导体N型半导体多子：自由电子少子：空穴半导体基础知识（2）杂质半导体P型半导体多子：空穴少子：自由电子1.掺入杂质的浓度决定多数载流子浓度；温度决定少数载流子的浓度。2.杂质半导体载流子的数目要远远高于本征半导体，因而其导电能力大大改善。3.杂质半导体总体上保持电中性。半导体基础知识（3）PN结的形成电子和空穴浓度差形成多数载流子的扩散运动。扩散运动形成空间电荷区——PN结，耗尽层。空间电荷区正负离子之间电位差Uho

——电位壁垒；——

内电场；内电场阻止多子的扩散——

阻挡层。内电场有利于少子运动—漂移。扩散运动使空间电荷区增大，扩散电流逐渐减小；随着内电场的增强，漂移运动逐渐增加；当扩散电流与漂移电流相等时，PN结总的电流等于零，空间电荷区的宽度达到稳定。半导体基础知识（4）PN结的单向导电性外加正向电压在电场的作用下，多子被推向耗尽层，使得耗尽层变窄，内电场被削弱，有利于多子的扩散而不利于少子的偏移。多子的扩散电流通过回路形成正向电流。耗尽层两端的电位差变成Uho

–U，Uho一般只有零点几伏，所以不大的正向电压U就可以产生相当大的正向电流。通常要加限流电阻R。半导体基础知识（4）PN结的单向导电性外加反向电压外电场使耗尽层变宽，加强了内电场。结果阻止了多子的扩散，但促使少子漂移，在回路中形成反向电流。因为少子的浓度很低，并在温度一定时少子浓度不变，所以，反向电流很小，并且当外加电压超过零点几伏以后，因少子供应有限，他基本上不随外加电压的增大而增大，故成为反向饱和电流IS。半导体基础知识（5）PN结的伏安特性正向导通区反向截止区反向击穿区K:波尔兹曼常数T:热力学温度q:电子电荷第二章门电路2.1概述门电路：实现基本运算、复合运算的单元电路，如与门、与非门、或门……门电路中以高/低电平表示逻辑状态的1/0获得高、低电平的基本原理高/低电平都允许有一定的变化范围正逻辑：高电平表示1，低电平表示0

负逻辑：高电平表示0，低电平表示1

2.2半导体二极管和三极管的开关特性2.2.1半导体二极管的结构和外特性2.2.2半导体三极管的开关特性（第三学期开设模拟电子技术，略讲）（参考清华大学童诗白版模拟电子第四版—1.2（参考清华大学童诗白版模拟电子第四版—1.3、1.4）2.2.1半导体二极管的结构和外特性

（Diode）二极管的结构：

PN结+引线+封装构成PN二极管的开关特性：高电平：VIH=VCC低电平：VIL=0VI=VIH, D截止，VO=VOH=VCCVI=VIL, D导通，VO=VOL=0.7V二极管的开关等效电路：二极管的动态电流波形：这是由于在输入电压转换状态的瞬间，二极管由反向截止到正向导通时，内电场的建立需要一定的时间，所以二极管电流的上升是缓慢的；当二极管由正向导通到反向截止时，二极管的电流迅速衰减并趋向饱和电流也需要一定的时间。由于时间很短，在示波器是无法看到的。当电路处于动态状态，即二极管两端电压突然反向时，半导体二极管所呈现的开关特性称为动态开关特性（简称动态特性）在输入信号频率较低时，二极管的导通和截止的转换时间可以认为是瞬间完成的。但在输入信号频率较高时，此时间就不能忽略了。将二极管由截止转向导通所需的时间称为正向恢复时间（开通时间）ton；二极管由导通转向截止所需的时间称为反向恢复时间（关断时间）tre，两者统称为二极管的开关时间，一般ton<<tre。tre值很小一般几纳秒。treton一、双极型三极管的开关特性 （BJT,BipolarJunctionTransistor）二、场效应管（MOS管）的开关特性

（Field-Effect-Transistor，Metal-Oxide-Semiconductor）2.2.2半导体三极管的开关特性（Transistor）双极型三极管的结构管芯+三个引出电极+外壳基区薄低参杂发射区高参杂集电区低参杂以NPN为例说明工作原理：当VCC>>VBBbe正偏,bc

反偏1.发射区小基区发射电子的情况。由于发射结正向偏置，发射区的电子源源不断的越过发射结到达基区，同时，基区的空穴也会扩散到发射区。这两种电流分别记作IEN和IEP，这两个电流实际方向是相同的，两个电流的和就使IE。由于基区的空穴浓度远远低于发射区电子浓度，所以与电子电流相比，空穴电流是很小的。以NPN为例说明工作原理：当VCC>>VBBbe正偏,bc

反偏2.电子在基区扩散和复合的情况。发射区注入基区的电子，由于浓度有差别，要继续想集电区扩散。扩散过程中，部分电子与基区中的空穴复合而消失，形成IBN，由于基区很薄且空穴的浓度很低，只有一小部分电子与空穴复合。以NPN为例说明工作原理：当VCC>>VBBbe正偏,bc

反偏3.电子被集电结收集的情况。由于集电结是反向偏置，基区扩展到集电结边沿的电子在电场的作用下很容易偏移过集电结，到达集电区，形成电流ICN。4.集电极的反向电流。集电区和基区的平衡少子在集电结反向电压的作用下，形成反向饱和电流ICBO。以NPN为例说明工作原理：当VCC>>VBBbe正偏,bc

反偏IE=ICN+IBN+IEP=IEN+IEPIC=ICN+ICBOIB=IEP+IBN－ICBO1、三级管的输入特性曲线（NPN）VON

：开启电压硅管，0.5~0.7V锗管，0.2~0.3V近似认为:VBE<VONiB=0VBE≥VONiB

的大小由外电路电压，电阻决定

2、三级管的输出特性固定一个IB值，即得一条曲线，在VCE>0.7V以后，基本为水平直线特性曲线分三个部分放大区（发射结正偏，集电结反偏）：条件VCE>0.7V,iB>0,iC随iB成正比变化，ΔiC=βΔiB饱和区（集电结正偏）：条件VCE<0.7V,iB>0,VCE很低，ΔiC

随ΔiB增加变缓，趋于“饱和”截止区（发射结反偏）：条件VBE=0V,iB=0,iC=0,c—e间“断开”3、双极型三极管的基本开关电路：只要参数合理：VI=VIL时，T截止，VO=VOHVI=VIH时，T导通，VO=VOL工作状态分析：图解分析法：当iB确定以后，与iB对应的一条输出特性曲线和负载线的交点就使开关电路实际所处的工作点。这一点对应的iC和vCE值也就是所求的集电极电流和输出电压的数值。4、三极管的开关等效电路截止状态饱和导通状态5、动态开关特性：从二极管已知，PN结存在电容效应（势垒电容和扩散电容）故：在饱和与截止两个状态之间转换时，iC的变化将滞后于VI，则VO的变化也滞后于VI二、MOS管的开关特性1、MOS管的结构S(Source)：源极G(Gate)：栅极D(Drain)：漏极B(Substrate):衬底金属层氧化物层0.1um半导体层PN结金属-氧化物-半导体场效应管Metal-OxideSemiconductorFieldEffectTransistor以N沟道增强型为例：绝缘栅场效应管利用UGS

来控制“感应电荷”的多少，改变由这些“感应电荷”形成的导电沟道的状况，以控制漏极电流ID。以N沟道增强型为例：当VDS=0时，VGS=0时，D-S间是两个背向PN结串联，iD=0加上+VGS，VGS<VGS

(th)，栅极金属层将聚集正电荷，它们排斥P型衬底靠近SiO2一侧的空穴，形成由负离子组成的耗尽层。增大VGS耗尽层变宽。（a）图.VGS>VGS(th),由于吸引了足够多P型衬底的电子，会在耗尽层和SiO2之间形成可移动的表面电荷层，这样D-S间形成导电沟道（N型层）因为VDS=0，所以ID=0。（b）图。可见VGS的大小控制导电沟道的宽度。开启电压以N沟道增强型为例：当VDS>0，且VGS>VGS

(th)

时：逐渐加大VDSVDS<VGS-VGS(th):漏极形成电流ID沿沟道产生的压降使得沟道与栅极之间的电压不相等该电压削弱了栅极中正电荷电场的作用,使得沟道从极到源漏极逐渐变窄，导电沟道呈现一个楔形。如图（a）VDS=VGS-VGS(th)：沟道在漏极附近出现夹断点，成为预夹断。如图（b）VDS>VGS-VGS(th)：夹断区延长。如图（c）。实际上夹断区并不是完全将沟道夹断，而是允许电子在它的窄缝中宜较高的速度流过。当VDS继续增大，夹断区也随之延长，从而限制了ID的增加，形成ID虽略有增加但基本恒定的特点。从外部看，ID几乎不随VDS的增大而变化，管子处于衡流区，这是ID的大小取决于VGS。有点像可控恒流源。2、输入特性和输出特性输入特性：因为栅极G与衬底B被二氧化硅绝缘层隔离，即使加上VGS，栅极电流也为0；看进去有一个输入电容CI，对动态有影响。输出特性：

iD

=f(VDS)对应不同的VGS下得一族曲线栅源输入回路漏源输出回路共源接法漏极特性曲线（分三个区域）截止区恒流区可变电阻区可变电阻区恒流区夹断区漏极特性曲线（分三个区域）截止区：VGS<VGS(th)，漏极D和源极S之间没有形成导电沟道，iD=0,D-S间电阻ROFF>109Ω。可变电阻区恒流区夹断区漏极特性曲线（分三个区域）当VGS>VGS(th)，漏极D和源极S之间形成导电沟道，iD>0。可分成：恒流区和可变电阻区。虚线左边为可变电阻区。可变电阻区恒流区夹断区漏极特性曲线（分三个区域） 可变电阻区：当VDS较低（近似为0），VGS一定时，具有类似线性电阻的性质。 这个电阻受VGS控制、可变。可变电阻区恒流区夹断区漏极特性曲线（分三个区域）恒流区：已知

iD

基本上由VGS决定，与VDS关系不大可变电阻区恒流区夹断区MOS管的基本开关电路开关等效电路OFF，截止状态ON，导通状态截止时，D-S间的内阻ROFF非常大，故截止状态下的等效电路可以用断开的开关代替。如图（a）。导通时，内阻RON大约在1K以内，而去与vGS数值有关，有不能忽略。故在图（b）中画出了。CI代表栅极的输入电容。约几皮法。动态状态下，漏极电流iD的变化和输出电压vDS的变化都将滞后与输入电压的变化。5、MOS管的四种类型增强型耗尽型大量正离子导电沟道UGS=0时漏源间存在导电沟道称耗尽型场效应管；UGS=0时漏源间不存在导电沟道称增强型场效应管。2.3最简单的与、或、非门电路2.3.1二极管与门设VCC=5V加到A,B的VIH=3VVIL=0V二极管导通时VDF=0.7VABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7VABY000010100111规定3V以上为10.7V以下为02.3.2二极管或门设VCC=5V加到A,B的VIH=3VVIL=0V二极管导通时VDF=0.7VABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VABY000011101111规定2.3V以上为10V以下为0二极管构成的门电路的缺点电平有偏移带负载能力差只用于IC内部电路2.3.3三极管非门（反相器）三极管的基本开关电路就是非门

实际应用中，为保证 VI=VIL时T可靠截止，常在 输入接入负压,这样即使输 入电压低电平稍大于零，也 能使得三极管的基极为负电位。

参数合理？VI=VIL时，T截止，VO=VOHVI=VIH时，T截止，VO=VOLVI为高电平的时候，三极管应工作在深度饱和状态，以使得输出电平接近于0。故应保证IB>IBS例2.3.1：计算参数设计是否合理5V-8V3.3K10K1Kβ=20VCE(sat)=0.1VVIH=5VVIL=0V例2.3.1：计算参数设计是否合理将发射极外接电路化为等效的VB与RB电路当当又因此，参数设计合理2.4TTL门电路（Transistor-TransistorLogic）TTL门电路（Transistor-TransistorLogic）因为输入和输出端均为三极管结构，所以称为三极管—三极管逻辑电路，简称TTL电路。TTL逻辑器件分成54系列和74系列两大类，其电路结构、逻辑功能和电气参数完全相同。不同的是54系列工作环境温度、电源工作范围比74系列的宽。74系列工作环境温度为00C～700C,电源电压工作范围为5V±5%；而54系列工作环境温度为－550C～+1250C,电源电压工作范围为5V±10%.2.4TTL门电路（Transistor-TransistorLogic）2.4.1TTL反相器的电路结构和工作原理一、电路结构设

当VI=VIL=0.2V，T1导通，VB1=VIL+VON=0.9V。VB1=0.9V，T2截止，T1集电极回路电阻是R2和T2的BC结反向电阻之和，非常大，T1集电结正偏，T1工作在深度饱和状态,VCE(set)=0,T1集电极电路极小忽略。T2截止，VC2为高电平，VE2为低电平,T4导通，T5截止，VO=VOH。vo＝VOH≈VCC

－IC2R2－2VON

≈3.4V2.4TTL门电路（Transistor-TransistorLogic）2.4.1TTL反相器的电路结构和工作原理一、电路结构设

当VI=VIH=3.4V，T1导通，T2导通，T5导通，VB1=3VON=2.1V。T2导通，VC2降低，VE2为升高,T4截止，T5导通，VO=VOL。vo＝VOL≈VCE（sat）≈0.2V特点：①T1处于“倒置”状态，其电流放大系数远远小于1②.推拉式输出结构由T4和T5构成TTL反相器推拉式输出，在输出为高电平时，T4导通，T5截止；在输出为低电平时，T4截止，T5导通。由于T4和T5总有一个导通，一个截止，这样就降低输出级的功耗，提高带负载能力。当输出为高电平时，其输出阻抗低，具有很强的带负载能力，可提供5mA的输出电流当输出为低电平时。其输出阻抗小于100Ω,可灌入电流14mA，也有较强的驱动能力。③二极管D1是输入级的钳位二极管，作用：a.抑制负脉冲干扰；b.保护T1发射极，防止输入为负电压时，电流过大，它可允许最大电流为20mA。二、电压的传输特性二、电压的传输特性二、电压的传输特性需要说明的几个问题：

三、输入噪声容限从电压传输特性看，当输入电压vI偏离正常低电平（0.2V）升高，在一定范围内，输出高电平并不立刻改变。同样当输入电压偏离正常高电平（3.4V）降低，在一定范围内，输出低电平并不立刻改变

在保证输出高、低电平基本不变（或者说变化大小不超出允许范围）的条件下，输入电平的允许波动的范围称为输入端抗干扰容限（噪声容限）。分为输入为高电平噪声容限VNH和输入为低电平噪声容限VNL。三、输入噪声容限其输入高电平噪声容限VNH和输入低电平噪声容限VNL的计算方法为74系列典型值为：VOH（min)=2.4V,VOL（max)=0.4V,VIH（min)=2.0V,VIL（max)=0.8V,VNH=0.4V,VNL=0.4V,对于TTL反相器，输入电流随输入电压的变化关系，称为输入特性，其输入端的等效电路如图所示。2.4.1TTL反相器的电路结构和工作原理一、输入特性a.当输入为低电平时，即vI＝0.2V，若VCC＝5V，则TTL反相器的输入电流为当vI＝0时此电流IIS称为输入短路电流，在TTL门电路手册中给出，由于和输入电流值相近，故分析和计算时代替IIL。一、输入特性b.当输入为高电平时，即vI＝3.4V，T1管处于vBC>0、vBE<0，处于倒置状态，只有很小的反向饱和电流IIH，对于74系列的TTL门电路，IIH在40μA以下TTL反相器的静态输入特性如图图2.4.5TTL反相器的输入特性IISD1导通输入低电平输入高电平一、输入特性二、输出特性对于TTL反相器，输出电压与输出电流的关系，称为输入特性，其输入端的等效电路如图2.4.6所示。分为高电平输出特性和低电平输出特性。1.高电平输出特性当输出为vO＝VOH时，T4、D2导通，T5截止，等效电路如图所示。T4工作在射极输出状态，输出电阻很小。其高电平输出特性曲线如图在

iL<5mA时，由于T4为射极输出，故输出电阻低，输出电压vo几乎不随负载电流变化。iL>5mA时，R4压降也随之加大，b-c结变为正偏，T4进入饱和状态，输出电压vo随负载电流变化几乎线性下降。由于功耗限制，手册上的高电平输出电流要远小于5mA，74系列最大为IOH（max）＝－0.4mA。二、输出特性2.低电平输出特性当输出为vO＝VOL时，T4、D2截止，T5导通，等效电路如图二、输出特性其低电平输出特性曲线如图二、输出特性3.扇出系数（Fan-out）的计算扇出系数就是一个门电路驱动同类型门电路的个数。也就是表示门电路的带负载能力。例3.5.2如图3.5.18所示电路中，已知74系列的反相器输出高低电平为VOH≥3.2V,VOL≤0.2V。IOLIIL解：首先计算VOL=0.2V时驱动的门电路数。

由图2.4.9可知，VOL=0.2V时，输出低电平电流为IOL（max）＝16mA。由图2.4.5可知，VI=0.2V时，输入低电平电流IIL＝－1mA，

其次，再计算保证VOH≥3.2V时驱动的门电路数故取N＝10，即门G1可带同类门的个数为10个IOHIIH由图2.4.7可知，VOH=3.2V时，输出高电平电流IOH＝－7.5mA，但是手册上又规定IOH<0.4mA，故IOH≤0.4mA。(功耗的原因)由图2.4.5可知，VOH=3.2V时，输入高电平电流IIH＝40uA。四、输入端的负载特性在实际使用时，有时需要在输入端和地之间或输入端和信号源低电平之间接入电阻RP。如图2.4.11所示由图可知，RP上的压降即为反相器的输入电压vI，即在RP<<R1（较小）的条件下，vI随RP几乎线性上升。但当vI上升到1.4V以后，T2和T5的发射结同时导通，将vB1钳位在2.1V左右，此时vI不再随RP的增加而上升。VCCR1kΩ4T1be2be5IvIi图2.4.11TTL反相器输入端经电阻接地时的等效电路RPTTL反相器输入端负载特性曲线如图2.4.12所示。1.02.0VvI/WKRP/1.02.00图2.4.12TTL反相器输入端负载特性在RP<<R1（较小）的条件下，vI随RP几乎线性上升。但当vI上升到1.4V以后，T2和T5的发射结同时导通，将vB1钳位在2.1V左右，此时vI不再随RP的增加而上升。解：vo1=VOH时，若使vI2≥VIH（min）

，则例2.4.2在图2.4.13所示电路中，为保证门G1输出的高低电平能正确地传送倒门G2地输入端，要求当vo1=VOH时，vI2≥VIH（min）；当vo1=VOL时，vI2≤VIL（max）。试计算RP最大允许值。已知G1、G2均为74系的TTL反相器，VCC＝5V，VOH＝3.4V,VOL＝0.2V,VIH（min）＝2.0V，VIL（max）＝0.8V，IIH＝40μA，IIL＝40μAG1G2RP1ov2Iv图2.4.13例2.4.2电路当vo1=VOL时，G2门的输入管T1导通，如图，若使vI2≤VIL（max），则故取RP＝0.69kΩ，也就是说G1和G2间串联的电阻不应大于690Ω。G1G2RP1ov2Iv图2.4.13例2.4.2电路G2输入低电平时等效电路图2.4.3TTL反相器的动态特性一、传输延迟时间1、现象：输出电压的波形比输入信号滞后，且波形的上升沿和下降沿也变坏。输入电压波形滞后与输入电压波形的时间叫做传输延迟时间。tPHL－输出信号下降到Vm

/2相对于输入信号上升到Vm

/2之间的延迟时间tPLH－输出信号上升到Vm

/2相对于输入信号下降到Vm

/2之间的延迟时间2、原因：结电容和寄生电容的存在。TTL门的平均传输延时为3~40ns二、交流噪声容限

TTL电路中，三极管的开关时间和分布电容的充放电，因而输入信号状态变化必须有足够的变化幅度和作用时间才能使输出状态变化。为使得输出状态改变所需要的脉冲幅度将远大于信号为直流时所需要的信号变化幅度。当输入信号为窄脉冲，且脉冲宽度接近于tpd（传输延迟时间）时，输出变化跟不上，变化很小，因此交流噪声容限远大于直流噪声容限下图是输入为不同宽度的窄脉冲时TTL反相器交流噪声容限。

TW表示输入脉冲宽度VNA表示输入脉冲幅度二、交流噪声容限（b）负脉冲噪声容限（a）正脉冲噪声容限将输出为高电平由额定值降到2.0V时输入正脉冲的幅度称为正脉冲噪声容限，如图将输出为低电平由额定值上升到0.8V时输入负脉冲的幅度称为负脉冲噪声容限，如图

TTL门电路传输延迟时间<50ns,故输入脉冲宽度达到微秒时，按直流信号处理。三、电源的动态尖峰电流TTL稳态下，输入电平不同时，从电源所取的电流不同2、动态尖峰电流VO由低变高的过度过程中，T5原来工作在深度饱和状态，T4的导通必然先于T5的截止，这样就形成了短时间的T4和T5同时导通,有很大的瞬时电流经过T4和T5，电源电流出现尖峰脉冲。影响1：使得电源的平均电流增加了。信号重复频率越高、门电路传输延迟时间tPLH越长，电流平均值增加越多。影响2：系统中有许多电路同时转换工作状态时，电源的瞬时尖峰电流数值很大，尖峰电流通过电源线和地线以及电源内阻形成一个系统内部的噪声源。系统设计时，应采取措施抑制该噪声。经过计算可知，工作TTL工作频率较高时不能忽视尖峰电流对电源平均电流的影响。2.4.4其他类型的TTL门电路一、其他逻辑功能的门电路1.与非门2.4.4其他类型的TTL门电路一、其他逻辑功能的门电路1.与非门注意：1.由于与非门电路结构和电路参数与反相器相同，故反相器的输出特性也适用于与非门；2.在计算与非门每个输入端的输入电流时，应根据输入端的不同工作状态分别对待。若输入端接低电平时，输入电流的计算和反相器相同若输入端接高电平，T1的两个发射结反偏，故输入电流为单个输入端高电平输入电流的2倍。2.或非门3.与或非与或门相比，输入管T1和T

1都是多发射极的三极管，构成与门电路，其输出为4.异或门注：与门和或门是在与非门和或非门的基础上加了一级反相器构成。二、集电极开路的门电路如图所示将推拉式TTL与非门的输出端并联当某一门的输出端为低电平，如Y2=0,则当Y1=1时，会有G1门的电流通过G2门的T5管，这个电流远远超过正常工作电路，有可能使G2门的T5管损坏。二、集电极开路的门电路1、推拉式输出电路结构的局限性①输出端不能并联使用。②电源已经确定，输出的高电平也就固定，因而无法满足对不同高低电平的要求。输出电平不可调.③推拉式电路也不能满足驱动较大电流，较高电压的负载的要求。负载能力不强，尤其是高电平输出。为了使TTL与非门能实现线与功能，把输出级的去掉T3、T4管，使T5管的集电极开路，就构成集电极开路门，即OC门。为了使TTL与非门能实现线与功能，把输出级的去掉T3、T4管，使T5管的集电极开路，就构成集电极开路门，即OC门。2、OC门的结构特点

OC门工作时需外接负载和电源，如图OC门实现的线与若利用OC门实现线与功能，则将几个OC门的输出并联起来用一个上拉电阻即可。3、外接负载电阻RL的计算外接电阻RL的取值合适与否，决定驱动门输出电平是否在允许值之内当输出为高电平时，所有的驱动管都截止。RL取值不能太大，否则VOH会降低，小于VOH（min），如图所示。a.驱动管输出为高电平时输出为高电平的情况VOHIOHIIH3、外接负载电阻RL的计算则VOHIOHIIH其中：n－驱动管的个数

m－负载管输入端的个数IOH－每个OC门T5管截止时的漏电流；IIH－负载门每个输入端的高电平输入电流b.驱动管输出为低电平时当驱动管输出为低电平时，若只有一个驱动门的T5管导通，则RL取值不能太小，否则VOL会提高，大于VOL（max），如图所示则：图3.5.41输出为高电平的情况VOLIOLIIL其中：m

－负载管短路电流的个数；IOL－OC门T5管导通时的电流；IIL－负载门每个输入端的短路输入电流4、OC门的应用a.实现与或非逻辑－线与线与电路，其输出为实现电路比较简单b.电平转换与OD门一样，由于OC门的高电平可以通过外加电源改变，故它可作为电平转换电路。c.实现数据采集如图,可实现母线（总线）的数据的接收和传送一般TTL与非门的电平为0~3.6V,若需要逻辑电平为0~12V的逻辑电平，只要将负载电阻接到12V电源即可，其电路如图所示4、OC门的应用例2.4.4试为图2.3.35电路中的外接电阻RL选定合适的阻值。已知G1、G2为OC门，输出管截止时的漏电流为IOH＝200μA，输出管导通时允许的最大负载电流为IOLmax＝16mA。G3、G4和G5均为74系列与非门，它们的低电平输入电流为IIL＝1mA，高电平输入电流为IIH＝40μA。，要求OC门的高电平VOH≥3.0V，低电平VOL≤0.4V.解：当输出为高电平时＆＆＆＆＆CCV¢LRABCDG1G2G3G4G5Y图2.4.30例2.4.4的电路5V当输出为低电平时＆＆＆＆＆CCV¢LRABCDG1G2G3G4G5Y图2.4.30例2.4.4的电路5VRL应在2.63Ω与0.35Ω之间。三、三态输出门（ThreestateOutputGate,TS）三态TTL与非门又叫三态门，它是在普通与非门电路的基础上附加控制电路构成的。其特点是除了输出高、低电平两个状态外，还有第三种状态，即高阻状态。其典型电路如图2.4.31所示它与普通与非门电路的主要差别是输入级多了一个使能端EN和一个二极管D。1.电路结构三、三态输出门（ThreestateOutputGate,TS）三态门的用途

TTL三态门除了电平转换，也可以构成数据的双向传输和总线结构，如图所示2.4.5TTL电路的改进系列

为了满足用户的要求，即提高工作速度和降低功耗两个方面，在74系列逻辑门电路的基础上，出现了74H系列、74S系列、74LS系列、74AS系列和74ALS系列。下面简单介绍它们的电路结构和电气特性。门电路的综合性能指标－dp积：将传输延迟时间tpd和功耗P的乘积称为dp积，即对于门电路，dp值越小越好，说明门电路速度快，功耗低。一、高速系列74H/54H（High-SpeedTTL）电路的改进(1)输出级采用复合管（减小输出电阻Ro）(2)减少各电阻值2.性能特点速度提高（）的同时功耗也增加（）2.4.5TTL电路的改进系列（自学）

（改进指标：)二、肖特基系列74S/54S（SchottkyTTL）电路改进采用抗饱和三极管用有源泄放电路代替74H系列中的R3减小电阻值2.性能特点速度进一步提高，电压传输特性没有线性区，功耗增大三、低功耗肖特基系列

74LS/54LS（Low-PowerSchottkyTTL）四、74AS,74ALS（AdvancedLow-PowerSchottkyTTL）。。。2.5其他类型的双极型数字集成电路*DTL：输入为二极管门电路，速度低，已经不用HTL：电源电压高，Vth高，抗干扰好，已被CMOS替代ECL：非饱和逻辑，速度快，用于高速系统I2L：属饱和逻辑，电路简单，用于LSI内部电路。。。2.6CMOS门电路（Complementary）2.6.1CMOS反相器及工作原理一、电路结构其中T1为P沟道增强型MOS管，T2为N沟道增强型MOS管.它们构成互补对称电路当vI＝VIL＝0为低电平时，T2截止，T1管导通，输出电压为高电平，即当vI＝VIH＝VDD为高电平时，T2导通，T1管截止，输出电压为低电平，即特点

1.无论vI是高电平还是低电平，T1和T2管总是一个导通一个截止的工作状态，称为互补，这种电路结构CMOS电路；2.由于无论输入为低电平还是高电平，T1和T2总是有一个截止的，其截止电阻很高，故流过T1和T2的静态电流很小，故其静态功耗很小。二、电压传输特性和电流传输特性反相器电压传输特性是输出电压vo和输入vI之间的关系曲线，如图2.6.2所示。并设图2.6.2CMOS反相器的电压传输特性1.电压传输特性AB段：输入低电平T1管导通，T2截止，输出电压为高电平，即CD段：输入高电平图2.6.2CMOS反相器的电压传输特性T1管截止，T2导通，输出电压为低电平，即BC段：图2.6.2

CMOS反相器的电压传输特性T1、T2同时导通，若T1、T2参数完全相同，则2.电流传输特性图2.6.3

CMOS反相器的电流传输特性AB段：输入低电平T1管导通，T2截止，T2内阻非常大，输出漏极电流近似为零电流传输特性是反相器的漏极电流随输入电压变化曲线，如图2.6.3所示。也分成三段：CD段：输入高电平T1管截止，T1内阻非常大，T2导通，输出漏极电流近似为零图2.6.3

CMOS反相器的电流传输特性BC段：图2.6.3

CMOS反相器的电流传输特性T1、T2同时导通，有电流iD同时通过，且在vI＝VDD/2附近处，漏极电流最大，故在使用输入电压不应长时间工作在这段，以防由于功耗过大而损坏。三、输入端噪声容限图2.6.2CMOS反相器的电压传输特性由图3.3.11CMOS反相器的电压传输特性可知，在输入电压vI偏离正常低电平或高电平时，输出电压vo并不随之马上改变，允许输入电压有一定的变化范围。输入端噪声容限：是指在保证输出高、低电平基本不变（不超过规定范围）时，允许输入信号高、低电平的波动范围1.定义：输入噪声容限和电源电压VDD有关，当VDD增加时，电压传输特性右移，如图2.6.4所示结论：可以通过提高VDD来提高噪声容限2.6.2CMOS反相器的静态输入/出特性

CMOS反相器的静态（不考率输入输出延迟）输入和输出特性为输入端和输出端的伏安特性一、输入特性输入特性是从CMOS反相器输入端看其输入电压与电流的关系。由于MOS管的栅极和衬底之间存在SiO2为介质的输入电容，而绝缘介质又很薄，非常容易被击穿，所以对由MOS管所组成的CMOS电路，必须采取保护措施。2.6.2CMOS反相器的静态输入/出特性其中D1和D2，正向导通压降为VDF＝0.5V～0.7V，反向击穿电压约为30V，D2为分布式二极管，可以通过较大的电流，RS的值一般在1.5~2.5KΩ之间。C1和C2为T1和T2的栅极等效电容图2.6.6为CMOS反相器的两种常用保护电路在输入信号正常工作范围内，即0≤vI≤VDD，输入端保护电路不起作用。当vI

>VDD+VDF时，D1导通，将栅极电位vG钳位在VDD+VF，而当vI

<-VF时，D2导通，将栅极电位vG钳位在－VF，这样使得C1、C2不会超过允许值。其输入特性如图2.6.7所示图2.6.7

CMOS反相器的输入特性D1、D2截止D1或D2导通D1或D2导通二、输出特性在输入为高电平，即vI＝VIH＝VDD时，此时T1截止，T2导通，如图2.6.8所示，电流从负载注入T2，输出电压VOL随电流增加而提高。二、输出特性由于T2导通内阻与VGS大小有关，VGS2越大导通内阻越小；这样同样的IOL下，VDD越大，T2导通时的VGS2越大，导通内阻越小，VOL越小。二、输出特性输出高电平时，T1导通，IOH是从门电路的输出端流出，与规定反向相反，故为负值。VOH=VDD-T1导通压降。随IOH增加，T1导通压降加大，VOH减小。二、输出特性MOS管导通内阻与VGS有关，所以同样的IOH下，VDD越高，T1导通时，VGS1越负，T1导通内阻越小，VOH也就下降的越少。2.6.3CMOS反相器的动态特性一、传输延迟时间二、交流噪声容限图2.6.14交流噪声容限在不同VDD时交流噪声容限与噪声电压作用时间的关系交流噪声容限是在窄脉冲作用下，输入电压允许变化的范围。传输延迟时间越长，交流噪声容限越大；而传输延迟时间与电源电压和负载电容有关，所以交流噪声容限也受电源电压和负载电容的影响

二、交流噪声容限图2.6.14交流噪声容限在不同VDD时交流噪声容限与噪声电压作用时间的关系它反映CMOS反相器的动态抗干扰能力。其中tw

是脉冲宽度。交流噪声容限是在窄脉冲作用下，输入电压允许变化的范围，图2.6.14是输入为不同宽度窄脉冲时CMOS反相器的交流噪声容限曲线。即VNA=f（tw）由于电路中存在着开关时间和分布电容的充放电过程，因而门电路输出状态的改变，直接与输入脉冲信号的幅度和宽度有关，当输入脉冲信号的宽度接近于门电路传输延迟时间的情况下，则需要较大的输入脉冲幅度才能使电路的输出发生变化。也就是说门电路对窄脉冲的噪声容限要高于直流噪声容限。三、动态功耗当CMOS反相器从一种稳定工作状态突然转变到另一种稳定状态过程中，将产生附加的功耗，称为动态功耗。它包括对负载电容充放电的功耗PC和在两个管子同时导通时的功耗PT。三、动态功耗两个管子同时导通时的功耗PT为可见，ITAV与输入信号的上升时间、下降时间和重复频率有关。输入信号的重复频率越高、上升和下降时间越长，PT越大。VDD越大，PT也越大。三、动态功耗

三、动态功耗

CMOS反相器的总功耗静态功耗和动态功耗之和，即其中：PS－静态功耗，由于稳定时无论输入是高电平还是低电平，总有一个管子是截止的，故静态功耗很小，故在计算总功耗时，一般只计算动态功耗。2.6.4其他类型的CMOS门电路一、其他逻辑功能的门电路1.与非门如图2.6.18所示，T1、T3为两个并联的PMOS，T2、T4为两个串联的NMOS*A、B有一个为“0”时，T2、T4至少有一个截止，T1、T3至少有一个导通，故输出为高电平，Y＝12.6.4其他类型的CMOS门电路一、其他逻辑功能的门电路1.与非门**A、B同时为“1”时，T2、T4同时导通，T1、T3同时截止，故输出为高电平，Y＝12.6.4其他类型的CMOS门电路一、其他逻辑功能的门电路2.或非门如图2.6.19所示，T1、T3为两个串联的PMOS，T2、T4为两个并联的NMOSA、B有一个为“1”时，T2、T4至少有一个导通，T1、T3至少有一个截止，故输出为低电平，Y＝0A、B同时为“0”时，T2、T4同时截止，T1、T3同时导通故输出为高电平，Y＝1上面电路