计算机组成原理与系统结构

复习第1章概述1.1计算机系统的基本组成及其层次结构

理解1.2计算机的体系结构、组成和实现

理解1.3计算机发展进步与拓展应用的历程

一般了解

复习第2章数字电路基础和计算机中的逻辑部件2.1数字电路基础

一般了解半导体材料和晶体二极管简介，2双极型三极管的结构及其伏安特性，MOS管的结构及其伏安特性2.2基本逻辑门和布尔代数知识基础

理解最基本的逻辑门电路，布尔代数知识基础2.3组合逻辑电路及其应用

重点掌握基本逻辑门，三态门，数据选择器，译码器和编码器，组合逻辑电路应用举例2.4时序逻辑电路及其应用

重点掌握基本R\|S触发器，D型触发器与寄存器、计数器器件，时序逻辑电路应用举例2.5现场可编程器件及其应用

一般了解现场可编程器件概述，通用可编程器件GAL20V8的内部结构及其编程使用2.6几个专用功能器件和存储器芯片的引脚图

一般了解

复习第3章数据表示、数据运算算法和逻辑电路实现3.1数字化信息编码的概念和二进制编码知识

理解数字化信息编码的概念，二进制编码和码制转换，检错纠错码3.2数据表示——常用的信息编码

重点掌握逻辑类型数据的表示，字符类型数据的表示，数值类型数据的表示

3.3二进制数值数据的编码与运算算法

重点掌握原码、反码、补码的定义，补码加、减运算规则和电路实现，原码一位乘法的实现算法和电路实现，原码一位除法的实现算法和电路实现，补码一位乘法、除法和其他快速乘除法的实现思路复习第4章计算机中的运算器部件4.1运算器部件概述

理解4.2定点运算器部件的功能、组成与设计

重点掌握定点运算器部件概述，位片结构的运算器芯片Am2901，教学计算机运算器的设计与实现实例4.3浮点运算与浮点运算器

一般了解浮点数的运算规则，浮点运算器举例4.4当前流行的计算机中的运算器部件概述

一般了解

复习第5章指令、指令系统和汇编语言程序设计5.1指令格式和指令系统概述

重点掌握操作码的组织与编码，有关操作数的个数、来源、去向和地址安排，关于指令的分类5.2寻址方式概述与应用实例

重点掌握基本寻址方式概述，寻址方式应用举例5.3指令系统和汇编语言程序设计举例

理解教学计算机的指令系统说明，教学计算机的汇编程序设计举例复习第6章计算机的控制器部件6.1控制器的功能、组成与指令执行步骤

重点掌握控制器部件的功能及其组成，指令的执行步骤6.2硬连线控制器部件

重点掌握硬连线控制器的组成和运行原理简介，教学计算机的硬连线控制器的组成、设计与实现实例6.3微程序控制器部件

重点掌握微程序控制器的基本组成和工作原理，微程序设计中的下地址形成逻辑的硬件技术，教学计算机微程序控制器的组成、设计与实现实例复习第7章多级结构的存储器系统概述和主存储器7.1多级结构的存储器系统概述

理解7.2主存储器部件的组成与设计

重点掌握主存储器概述，动态存储器的记忆原理和读写过程，静态存储器的存储原理和芯片内部结构7.3教学计算机的内存储器实例

理解7.4提高存储器系统性能的可行途径

理解复习第8章高速缓冲存储器和虚拟存储器8.1高速缓冲存储器

重点掌握高速缓冲存储器的运行原理，高速缓冲存储器的3种映像方式，高速缓冲存储器使用中的几个问题8.2虚拟存储器部件

重点掌握虚拟存储器概述，段式存储管理，页式存储管理复习第9章辅助存储器设备与磁盘阵列技术9.1外部存储设备概述

理解9.2磁盘设备的组成与运行原理

一般了解9.3光盘设备的组成与运行原理

一般了解9.4磁盘阵列技术与容错支持

一般了解

复习第10章输入输出设备10.1输入输出设备概述

理解设备简介，点阵式设备运行原理概述，10.2显示器设备的组成和运行原理

重点掌握显示器设备概述，CRT阴极射线管的组成和运行原理，CRT字符显示器的组成和运行原理，CRT图形显示器，液晶显示器的组成和运行原理，计算机终端10.3打印机设备的组成与运行原理

重点掌握针式打印机的组成及其打印过程，喷墨打印机的组成及其打印过程，激光打印机的组成及其打印过程10.4计算机的输入设备

重点掌握计算机键盘的组成和运行原理，鼠标设备复习第11章输入输出系统11.1计算机输入输出系统概述

理解11.2计算机总线的功能与组成

重点掌握计算机总线概述，计算机总线构成，总线仲裁和数据传输控制，教学计算机的总线系统实例11.3输入输出接口概述

重点掌握计算机输入输出接口的基本功能，通用可编程接口的一般组成，串行接口实例11.4常用的输入输出方式概述

重点掌握常用的输入输出方式，中断的概念和中断处理过程，DMA的概念和DMA处理过程复习第12章流水线技术12.1流水线的基本概念

理解流水线简介，流水线的表示方法，流水线的特点，流水线的分类方法12.2流水线的性能指标

理解流水线的吞吐率，流水线的加速比，流水线的效率，流水线的最佳段数12.3DLX指令集与DLX流水线

一般了解DLX指令集结构介绍，DLX的一种简单实现，DLX流水线的实现原理12.4流水线中的相关问题

理解结构相关，数据相关，控制相关，12.5指令级并行技术

一般了解基本概念，多指令发射技术复习第13章并行计算机体系结构13.1计算机体系结构概述

理解计算机体系结构的发展，计算机体系结构的分类13.2并行计算机系统概述

一般了解并行计算机系统分类，并行性、可扩展性和可编程性，13.3并行计算机系统的设计问题

理解并行计算机系统的互联网络，并行计算机系统的性能问题，并行计算机系统的软件问题13.4SIMD计算机简介

一般了解阵列处理机，向量处理机13.5共享内存的多处理机系统

一般了解一致性内存访问的UMA多处理机系统，非一致性内存访问的NUMA多处理机系统13.6基于消息传递的多计算机系统

一般了解大规模并行处理机，工作站集群，消息传递软件包逻辑加运算逻辑或用运算符号“+”表示运算规则 0+0=0 0+1=1 1+0=1 1+1=1真值表逻辑乘运算逻辑与用运算符号“·”表示运算规则： 0·0=0 0·1=0 1·0=0 1·1=1真值表：逻辑非运算将1变成0，将0变成1。表示为真值表运算法则运算法则例:写出下列真值表的逻辑表达式

答：基本门电路门电路实现逻辑运算的数字电路输入端和输出端有两种状态分别表示逻辑1和逻辑0。MOS场效应晶体管基本的门电路符号三态门高阻状态输出控制功能三态门的用途直接连接到公共信号线路总线双向连接总线逻辑门电路的分类组合逻辑电路不具备记忆功能建立在简单逻辑门基础上可以用真值表和逻辑表达式表示时序逻辑电路具有记忆功能电路的输出取决于输入状况和电路的状态建立在触发器的基础上寄存器计数器触发器一种具有记忆功能的电路有两个稳定的电路状态建立在R-S锁存器(latch)的基础上半加器分为半加器和全加器两种半加器有两个输入端和两个输出端半加器的逻辑表达式：全加器进位输入Ci，进位输出Co。逻辑表达式：寄存器（Register）由多个D触发器构成可以存放一个完整的二进制数据通常用一个名字表示如R1、R2对寄存器内容的操作移位、计数、清除、装入寄存器的数据传输并行输入并行输出R1

R2R2

R1R1R2编码器编码的信息与译码的信息2n个输入信号的编码器有n个输出信号输入信号中只有一个是有效的电平译码器n个输入信号的译码器有2n个输出信号每个输出信号对应于n个输入信号的一种编码输出信号中只有一个处于有效状态通常还有一个输出许可信号（EN）数据选择器根据选择信号从多个输入端中选择一个作为输出有n个选择信号的数据选择器从2n个输入数据线中选择一个作为输出逻辑表达式：功能表计算机的硬件结构基本概念ALU存储器（读、写、访问）容量（字、字节）字长指令程序CPU主机总线计算机系统结构概论一、概念

计算机实现Implementation器件选择，机械、封装、印板、机箱、电源、冷却设计

计算机组成Organization逻辑设计

计算机系统结构Architecture外特性设计系统结构的研究范围新型系统结构设计并行性数据流推理机神经网性能成本评价运算速度存储容量I/O带宽外特性指令系统数据表示寻址方式寄存器集界面设计确定硬件功能数制二进制数采用2个计数符号计数规则：逢2进一一个n位的二进制数x0x1…xn-2xn-1代表的数值为：x0*2n-1+x1*

2n-2+…+xn-2*

21+xn-1*

20

数制转换将二进制数转换成八进制数从小数点的位置开始每三位一组分别转换成相应的八进制数的计数符号不足三位时补0将二进制数转换成十六进制数四位一组进行转换例0010101102=1268=5616数制转换将八进制数转换成二进制数从小数点的位置开始每一位八进制数分别转换成三位二进制数将十六进制数转换成二进制数十进制数转换成二进制数整数部分采用除2取余法小数部分采用乘2取整法x02n-1+x12n-2+…+xn-221+xn-120

将1810表示成二进制数解：根据上述转换方法的转换过程为：189 0 (18除以2得9，余0)4 1 (9除以2得4，余1)2 0 (4除以2得2，余0)1 0 (2除以2得1，余0)0 1 (1除以2得0，余1)可得到结果为10010

将十进制数0.81转换成二进制数解：转换的过程是：

0.81

1.62 取1 (0.81乘以2得1.62)

1.24 取1 (0.62乘以2得1.24)

0.48 取0 (0.24乘以2得0.48)

0.96 取0 (0.48乘以2得0.96)

1.92 取1 (0.96乘以2得1.92)得结果为0.11001机器数计算机中表示的二进制数据真值一个机器数所代表的实际数值定点数定点整数定点小数定点数的编码机器数无符号数半字、字、双倍字、四倍字有符号数原码、反码、补码、移码1位符号位原码表示法编码方法符号位加数值位正数符号位为0负数符号位为1求值方法x=(-1)x0(x12n-1+…xn-12+xn)数值范围-2n+1≤x≤2n-1原码表示法零有两种表示方式例设x=1010，y=-1010，求[x]原和[y]原解： [x]原=01010 [y]原=11010例设x=0.1010，y=-0.1010，求[x]原和[y]原解： [x]原=0.1010 [y]原=1.1010补码表示法补码编码0010-0011=1111，表示负1符号位零的表示数据表示范围： -2n≤x≤2n-1编码方法一正数的补码在其二进制代码前加上符号位0负数的补码是将二进制代码前加0后按位取反，然后在最低位上加1。反码表示法编码方法正数的反码与原码相同负数的反码是将二进制位按位取反数值范围 -2n

+1≤x≤2n-1定点小数-1+2-n

≤x≤1-2-n零有两个编码：000…0和111…1反码表示法例设x=1010，y=-1010，求[x]反和[y]反。解： [x]反=01010 [y]反=10101移码表示法编码方法[x]移=2n+x数值范围-2n≤x≤2n-1符号位：1表示正号，0代表负号0有惟一的编码保持了数据原有的大小顺序定点小数没有移码定义移码表示法例设x=1010，y=-1010，求[x]移和[y]移。解： [x]移=10000+1010=11010 [y]移=10000+(-1010)=100000-01010=00110二-十进制编码直接在计算机中表示十进制数编码的方法对每一位十进制数用四个二进制位编码表示BCD码(binarycodeddecimal)用4位编码中的剩余6个代码表示符号编码方案8421编码2421编码余3码(excess-3code)格雷码(Graycode)非数值数据的编码1.西文字符的编码ASCII码2.汉字的编码输入码数字编码、拼音码和字形码机内码用于汉字信息存储、交换、检索等操作检错码和纠错码能够发现某些错误或具有自动纠错能力的数据编码在代码中增加冗余位以使代码具有某种特征分组码卷积码奇偶校验码奇校验：

xk+1=x1+x2+…+xk

+1mod2偶校验：

xk+1=x1+x2+…+xk

mod2例：偶校验

000000000 000100011 001000101定点数的加减运算一、补码加法根据补码加法公式，补码可以直接相加。[x]补+[y]补=[x+y]补 (mod2)二、补码减法根据补码减法公式，补码可以直接相减。[x-y]补=[x]补-[y]补=[x]补+[-y]补(mod2)定点数的加减运算例子例

x=0.1010，y=-0.0011，用补码的加法求x+y。解：[x]补=0.1010，[y]补=1.1101[x]补+[y]补=0.1010+1.1101=0.0111x+y=0.0111例

x=0.1001，y=-0.0011，用补码的减法求x-y。解：[x]补=0.1001，[y]补=1.1101，[-y]补=0.0011[x]补-[y]补=[x]补+[-y]补=0.1001+0.0011=0.1100x-y=0.1100加减运算电路逻辑运算按位运算：分别考虑每一位信息按位的逻辑与、逻辑或、逻辑非例：x=10100001，y=10011011

x+y=10111011

x·y=10000001逻辑运算移位运算算术移位逻辑移位循环移位左移右移运算器中的寄存器组单端口寄存器组运算器中的寄存器组多端口寄存器组存储器芯片分类RAMSRAMStaticrandomaccessmemoryDRAMDynamicrandomaccessmemoryROMReadonlymemory静态存储器芯片动态存储器芯片存储器的基本组织位扩展芯片的地址线数：18存储器的结构256Kx32容量：1MBCPU的有效地址位数：20位字节地址00123456712891011256kx1256kx1……256kx1字扩展字位扩展例设有一个具有20位地址和8位字长的存储器，问

(1)该存储器能存储多少字节的信息？

(2)如果存储器由256K×1位的RAM芯片组成，需要多少片芯片？

(3)需要多少位地址作为芯片选择？解：(1)存储器的容量为220B=1MB(2)需要的芯片数为8×4=32片(3)4倍字扩展 需要log24=2条地址线作为芯片选择 地址线中的18位用于作为各芯片的地址信号。例设有若干片256K×8位的SRAM芯片，采用字扩展方法构成2048KB的存储器，问

(1)需要多少片RAM芯片？

(2)该存储器需要多少地址位？

(3)画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。

(4)给出地址译码器的逻辑表达式。解：(1)需要2048K/256K=8片SRAM芯片； (2)需要21条地址线，高3位用于芯片选择，低18位作为每个存储器芯片的地址输入。 (3)该存储器与CPU连接的结构图如下：例设有若干片256K×8位的SRAM芯片，采用字扩展方法构成2048KB的存储器，问

(1)需要多少片RAM芯片？

(2)该存储器需要多少地址位？

(3)画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。

(4)给出地址译码器的逻辑表达式。例某计算机的主存地址空间中，从地址000016到3FFF16为ROM存储区域，从400016到5FFF16为保留地址区域，暂时不用，从600016到FFFF16为RAM地址区域。RAM的控制信号为CS#和WE#，CPU的地址线为A15~A0，数据线为8位的线路D7~D0，控制信号有读写控制R/W#和访存请求MREQ#，要求：

(1)画出地址译码方案

(2)如果ROM和RAM存储器芯片都采用8K×1的芯片，试画出存储器与CPU的连接图。

(3)如果ROM存储器芯片采用8K×8的芯片，RAM存储器芯片采用4K×8的芯片，试画出存储器与CPU的连接图。

(4)如果ROM存储器芯片采用16K×8的芯片，RAM存储器芯片采用8K×8的芯片，试画出存储器与CPU的连接图。(1)画出地址译码方案解：(1)

(2)如果ROM和RAM存储器芯片都采用8K×1的芯片，试画出存储器与CPU的连接图。解：(2)8KB的存储区域可以用8片存储器芯片构成一组实现。8K×1的存储器芯片的地址线需要13条，即A12~0。(3)如果ROM存储器芯片采用8K×8的芯片，RAM存储器芯片采用4K×8的芯片，试画出存储器与CPU的连接图。

解：（3）(4)如果ROM存储器芯片采用16K×8的芯片，RAM存储器芯片采用8K×8的芯片，试画出存储器与CPU的连接图。解：（4）例某计算机系统的主存采用32位字节地址空间和64位数据线访问存储器，若使用64M位的DRAM芯片组成该机所允许的最大主存空间，并采用内存条的形式，问：

(1)若每个内存条为64M×32位，共需多少内存条？

(2)每个内存条内共有多少片DRAM芯片？

(3)主存共需多少DRAM芯片？

(4)CPU如何有选择地访问各内存条？

解：(1)主存最大空间为232=4GB，每个内存条的容量为64×4B=256MB，主存需要的内存条数量为4GB/256MB=16条。 (2)每个芯片的容量为8MB，内存条需要的芯片数量为256MB/8MB=32片。 (3)整个主存需要的内存芯片数量是16×32=512片。 (4)由于CPU字长为64位，内存条需要进行位扩展，即2个32位的内存条构成一组64位的存储单元组，16个内存条构成8组，为选择这8组内存条，CPU地址中需要用最高3位地址作为产生选择信号的地址码。存储器的工作周期SRAM时序读周期：地址有效

CS有效

数据输出

CS复位

地址撤销写周期：地址有效

CS有效

数据有效

CS复位（数据输入）

地址撤销提高存储器工作速度的技术速度指标周期时间访问时间吞吐率（带宽）提高速度的技术1.芯片技术2.结构技术访存的局部性访存局部性时间局部性空间局部性层次化结构cache主存辅存

Cache基本概念命中、命中率、失效、失效率、块、命中访问时间、失效访问时间(misspenalty)

Cache设计问题地址映象替换策略更新策略容量地址映象与变换

1.直接映象1.直接映象（续）块地址的概念存储容量、块数、块容量与地址格式中区号、块号、块内地址位数的关系。访问cache1.直接映象（续）例设有一个cache的容量为2K字，每个块为16字，求

(1)该cache可容纳多少个块？

(2)如果主存的容量是256K字，则有多少个块？

(3)主存的地址有多少位？cache地址有多少位？

(4)在直接映像方式下，主存中的第i块映像到cache中哪一个块中？

(5)进行地址映像时，存储器的地址分成哪几段？各段分别有多少位？解：(1)cache中有2048/16=128个块。(2)主存有256K/16=16384个块。(3)主存容量为256K=218字，字地址有18位。 cache容量为2K=211字，字地址为11位。(4)在直接映像方式下，主存中的第i块映像到cache中第imod128个块中。(5)区号7位，块号为7位，块内字地址为4位。区号块号块内地址114182.全相联映像2.全相联映像（续）N=区内块数，阴影区表示查找范围全相联映像的实现2.全相联映像（续）3.组相联映像n路组相联：组内有n块3.组相联映像（续）N=区内块数，阴影区表示查找范围，根据组号在块表中寻找组，组内相联查找。组相联映像的实现区号组号块号块内组相联映像的实现3.组相联映像（续）例：设有8个块，分成2个组3.组相联映像（续）例：设有8个块，分成4个组替换策略及更新策略替换策略随机法先进先出法近期最少使用法近期最久未使用法替换策略及更新策略（续）

先进先出替换策略替换策略及更新策略（续）

近期最久未使用替换策略虚拟存储器作用分隔地址空间解决主存的容量问题程序的重定位与cache的区别替换策略实现方式虚拟存储器分类页式段式段页式页式虚拟存储器页、页框架、基号、页表、虚页号页式虚拟存储器（续） 与块表的区别：基号，表长，查找方式，装入位 问题：页表过长例：某计算机的页式虚存管理中采用长度为32字的页面。页表内容如下表所示，求当CPU程序按下列2进制虚拟字地址访存时产生的实际字地址。

(1)00001101

(2)10000000

(3)00101000

答：页面长度为32字，则页内地址5位，8位地址码中的高3位为虚页号，从表中查出2位实页号，与页内地址合并构成7位实际物理内存的地址。

(1)虚页号为000，查得实页号01，与页内地址01101合并，得0101101。

(2)虚页号为100，查得实页号10，与页内地址00000合并，得1000000。

(3)虚页号为001，查得该页未装入内存，没有相应的内存地址。

段式虚拟存储器段表：段基址、段长、装入位、访问方式段页式虚拟存储器指令的格式指令格式：操作码，地址码一、操作码opcode 固定长度操作码：便于译码，扩展性差 可变长度操作码：能缩短指令平均长度二、地址码addressingcode 零地址指令，如NOP,CLR

一地址指令，如INCR1

二地址指令，如ADDR1,R2

三地址指令，如ADDR1,R2,R3寻址方式立即数2024/10/18设某台计算机有100条指令，

(1)采用固定长度操作码编码，试设计其操作码的编码。

(2)假如这100条指令中有10条指令的使用概率达到90%，其余90条指令的使用概率为10%。试采用不等长编码设计操作码。

解：(1)采用固定长度操作码编码时，需要7位操作码。取其中的100个代码作为指令操作码，可以用0000000到1100011之间的代码代表100条指令，即 0000000 指令0的操作码 0000001 指令1的操作码 … 1100011 指令99的操作码剩下从1100100到1111111共28个代码可用于增加新指令，每条指令的操作码的长度都是7。2024/10/18设某台计算机有100条指令，

(1)采用固定长度操作码编码，试设计其操作码的编码。

(2)假如这100条指令中有10条指令的使用概率达到90%，其余90条指令的使用概率为10%。试采用不等长编码设计操作码。

(2)用4位代码对10条常用指令进行编码，用8位代码对90条不常用代码进行编码，即 0000 指令0的操作码 0001 指令1的操作码 … 1000 指令8的操作码 1001 指令9的操作码 10100000 指令10的操作码 10100001 指令11的操作码 … 11111001 指令99的操作码指令操作码的平均长度为 4×90%+8×10%=4.4位比等长编码的7位小。2024/10/18

数据的类型及其存储方式

操作数的类型

整型数、单精度和双精度浮点数、字符型数据长度：单字节、双字节、字、双字、四倍字

操作数的存储方式

大数端(bigEndian)和小数端(littleEndian)CPUByte3Byte2Byte1Byte0寄存器存储器Byte2Byte1Byte0Byte3字不对齐方式下的存储器访问节省空间访存速度慢接口复杂寻址方式

1.隐含方式 如ADDA中的累加器 2.立即数方式 如INT#3 3.寄存器方式 如INCR1操作数4.直接寻址如INC1000操作数寻址方式寻址方式

5.寄存器间接 如INC(R1)

A操作数寻址方式

6.存储器间接如INC(1000)A操作数寻址方式

7.相对寻址

如INC8(PC)操作数寻址方式

8.变址和基址寻址

如INC8(R1)

变址寻址：便于数组访问基址寻址：可扩大寻址范围，可实现程序浮动I操作数寻址方式

9.

复合寻址

如INC8(PC+R1)、INC(R1)(1000)例一条双字长的指令存储在地址为W的存储器中。指令的地址字段位于地址为W+1处，用Y表示。在指令执行中使用的操作数存储在地址为Z的位置。在一个变址寄存器中包含X的值。试叙述Z是怎样根据其他地址计算得到的，假定寻址方式为 (1)直接寻址 (2)间接寻址 (3)相对寻址 (4)变址寻址寻址方式

解：(1)在直接寻址方式下，Z=Y。(2)在存储器间接寻址方式下，Z=(Y)。(3)在相对寻址方式下，Z=W+Y+2。(4)在变址寻址方式下，Z=X+Y。寻址方式

指令格式的设计

操作码的编码霍夫曼编码频率相关编码方法前缀码采用霍夫曼树扩展霍夫曼编码法

减少操作码长度数量扩展霍夫曼编码确定不同的编码长度在满足长度数量限制的条件下，可以有多种不同长度的选择方案，需要进行比较才能选出最佳的编码长度选择根据长度进行编码编码时将使用概率较高的指令操作码用较短的编码表示，使用概率较低指令的操作码用较长的编码表示；尽量将较多的指令操作码采用较短的编码，充分利用短小的编码。操作码的编码例某计算机有10条指令，它们的使用频率分别为0.30,0.20,0.16,0.09,0.08,0.07,0.04,0.03,0.02,0.01(1)用霍夫曼编码对它们的操作码进行编码，并计算平均代码长度。(2)用扩展霍夫曼编码法对操作码进行编码，限两种操作码长度，并计算平均代码长度。答：(1)霍夫曼树如下：霍夫曼编码的结果以及各编码的长度如下所示：0.300.200.160.090.080.070.040.030.020.011101101001100110000001000010000010000002233444566平均代码长度为(0.30+0.20)×2+(0.16+0.09)×3+(0.08+0.07+0.04)×4+0.03×5+(0.02+0.01)×6=1+0.75+0.76+0.15+0.18=2.84(2)用扩展霍夫曼编码法对操作码进行编码，限两种操作码长度，并计算平均代码长度。(2)采用长度为2和长度为4两种编码：0.300.200.160.090.080.070.040.030.020.01000110001001101010111100110111101111平均代码长度为(0.30+0.20)×2+(1-0.30-0.20)×4=3.0地址码的设计根据指令进行调整综合考虑操作码与地址码根据地址码数量调整操作码的长度保证指令长度为字长或字节的整数倍指令的访存类型堆栈型累加器型通用寄存器型寄存器-寄存器型寄存器存储器型存储器-存储器型指令系统的历史与发展

RISC与CISC早期CISC设计风格的主要特点：指令系统复杂指令数多寻址方式多指令格式多绝大多数指令需要多个时钟周期才能执行完成各种指令都可访问存储器采用微程序控制有专用寄存器难以用优化编译生成高效的目标代码程序CISC和RISCRISC技术的主要特征

简化的指令系统指令数较少基本寻址方式少指令格式少以寄存器－寄存器方式工作以流水方式工作可在一个时钟周期内执行完毕使用较多的通用寄存器以减少访存不设置或少设置专用寄存器采用由阵列逻辑实现的组合电路控制器不用或少用微程序采用优化编译技术保证流水线畅通对寄存器分配进行优化RISC的设计思想将不是最频繁使用的功能由软件实现简化硬件可使其执行得更快指令应简单若增加一条使机器周期时间延长10%的指令，则该指令必须至少能减少10%的执行周期数固定格式的指令和流水线操作存储器日趋价廉、高速，时空关系的权衡应少计较空间容量，而应突出指令执行速度的因素。基本概念CPU的基本构成控制器，运算器，寄存器，[cache]，[MMU],[外设接口]寄存器的类型指令寄存器(IR)程序计数器(PC)数据寄存器(DR)地址寄存器(AR)状态寄存器(SR)数据通路数据总线（单总线，双总线，多总线）专用通路（如MIPS）总线结构的CPU控制信号：IRin： IR的输入控制IRout: IR的输出控制PCin：PC的输入控制PCout: PC的输出控制PC+1: PC计数更新控制R0out：R1的输出控制R0in： R1的输入控制…Yin： Y的输入控制Zin: Z的输入控制Zout: Z的输出控制ADD: ALU加法操作控制

硬连线控制器框图环形脉冲发生器

微程序控制器

1.微程序和微指令基本概念：控制字，微指令，微程序，微操作，控制存储器，微地址微程序控制方法：把指令执行所需要的所有控制信号存放在控制存储器中，需要时从这个存储器中读取。微指令的构成：操作控制部分，顺序控制部分微程序控制的特点：灵活性好，速度慢2.微程序控制器原理3.微指令编码

1.微指令编码控制字编码 相容性和相斥性 (1)直接表示法 (2)编码表示法 (3)混合表示法4.微地址的形成方法

计数器方式

增量方式用mPC4.微地址的形成方法

(2)断定方式4.微地址的形成方法

(3)结合方式指令流水技术流水工作方式：将一个计算任务细分成若干个子任务，每个子任务由专门的部件处理，多个计算任务依次进行并行处理。流水周期

退耦流水线流水线的性能吞吐率单位时间内流水线能处理的任务数量最大吞吐率与实际吞吐率加速比流水方式的工作速度与等效的顺序工作方式时间的比值时空图指令的流水执行的要求1.指令长度应当尽量相同2.指令格式应当简单3.限制访存操作4.尽量使操作数在存储器中对齐存储指令流水线的相关性1.资源相关（结构相关）流水执行的多条指令同时使用同一个部件2.数据相关流水执行的多条指令访问相同的数据RAW、WAR、WAW3.控制相关。转移指令引起的相关险象hazard真相关反相关输出相关名字相关指令流水线的数据相关消除数据相关影响的方法停顿编译检测相关专用通路解决数据相关性的方法

——流水线的停顿指令流水线的资源相关典型指令流水线的特点流水线分为IF、ID、EX、MEM、WB五个等长的时间阶段转移指令在第二个阶段被识别从而可确定如何取下一条指令没有相关专用通路一个时钟周期内只能启动执行一条指令一个时钟周期内只能写回一条指令读操作数从指令译码时开始读到为止串行传输波特率与比特率同步与异步单工、半双工、全双工例在一个串行传输系统中，每秒可传输100个数据帧，每个数据帧包含1个起始位、8个数据位和2个结束位，试求其波特率和比特率。解：在每个帧中有1个起始位、8个数据位和2个结束位，总共11位，那么波特率就是11×100=1100bps因为每个帧中的数据位为8位，所以比特率为8×100=800bps并行传输每个数据位都需要单独一条传输线并串行的传输方式猝发式数据传输模式带宽例在一个32位总线中，时钟频率为33MHz，总线数据传输的周期是7个时钟周期传输4个字的数据块。 (1)问总线的数据传输率是多少？ (2)为了提高数据传输率，将总线的数据线改为8个字的块，使得总线在11个时钟周期传输8个字的数据块，问这时总线的数据传输率是多少？ (3)如果不改变数据块的大小，而是将时钟频率加倍，问这时总线的数据传输率是多少？

解：1) 每个字为32位，总线在7个时钟周期传输了16个字节，传输率为:

R=16B/7×33MHz=75.43×106 B/S(2)总线在11个时钟周期传输了32个字节，传输率为:

R=32B/11×33MHz=96×106 B/S(3)时钟频率变为66MHz，传输率为:

R=16B/7×66MHz=150.86×106 B/S复合传输总线复用总线的定时1.同步方式 串行同步：信号编码 并行同步：专用时钟信号线 优点：时序关系简单，实现简单。 缺点：在设备速度不一致时按最坏情况确定，不能太长。 实例：EIDE硬盘接口2.异步方式串行异步通信：起始检测并行异步通信：握手信号非互锁：全互锁：（四边沿协议）2.异步方式(续)3.半同步方式例在一个采用100MHz时钟的总线中，采用了块传输方式以支持块长为4个字的cache，每字的长度为4个字节。(1)对于读操作，访问顺序是1个周期接受地址，2个周期延迟，4个周期用于传输4个字。问读操作的总线数据传输速率是多少？(2)对于写操作，访问顺序是1个周期接受地址，1个周期延迟，4个周期用于传输4个字。问写操作的总线数据传输速率是多少？(3)如果总线的数据传输中80%为读操作，20%为写操作，问总线的平均数据传输速率是多少？解(1)读操作时总线周期为1+2+4=7个时钟周期，传输的数据为4×4=16字节，数据传输速率为 16×100M/7=228.57MB/s(2)写操作时总线周期为1+1+4=6个时钟周期，传输的数据为4×4=16字节，数据传输速率为 16×100M/6=267.67MB/s(3)总线的平均数据传输速率是 0.8×228.57+0.2×266.67 =182.856+53.334=236.19MB/s总线控制主模块与从模块总线事务请求裁决地址数据释放总线请求和裁决1.集中式裁决 链式查询总线请求和裁决1.集中式裁决计数器定时总线请求和裁决1.集中式裁决独立请求总线接口为什么要用总线接口？总线接口的基本功能(1)控制(2)数据缓冲(3)状态设置(4)数据转换

并－串转换或串－并转换(5)整理

在数据传输过程中更新字计数器(6)程序中断1.串行总线接口通用异步接收器/发送器(UART)：串行接收方式1.起始位检测：m倍取样2.数据位取样：隔m个采样周期后取样一次，共n次3.停止位检测：隔m个采样周期后取样并检测接口结构接口结构出错标志 1.奇偶错误 2.帧错误 3.溢出(丢失)错误(overrunerror)串行接口实例：EIA-232FIFO的逻辑框图

例用异步串行传输方式发送十六进制数8A16，数据位为8位，奇校验位一位，停止位一位，请画出波形图。

2.并行总线接口功能部件系统时钟驱动器电压控制模块总线主设备总线从设备总线请求部件中断处理部件总线仲裁器中断部件外围设备接口的结构接口地址并行接口的例子PCI接口

输入输出设备的类型和寻址

输入输出设备的类型1.输出设备显示器CRT液晶等离子体打印设备绘图仪CRT显示器——字符的显示CRT显示器——光栅扫描打印设备击打式串行、行式点阵针式、字模式非击打式喷墨激光热转印击打式打印机——点阵针式 3.绘图仪平台式滚筒式2.输入设备——键盘2.输入设备——鼠标器2.输入设备——触摸屏电阻式触摸屏INT0#SS#SCKMISOMOSIPENIRQ#Y+CS#X+DCLKY-DOUTX-DINMotorolaMMC2107ADS78462.输入设备——扫描仪

输入输出设备的类型和寻址

输入输出设备的寻址统一编址法存储器映像的外设寻址将接口中的控制寄存器、数据寄存器、状态寄存器和内存单元一样看待接口与存储器采用不同的地址可以利用访存指令进行输入输出操作单独编址法两个地址空间访问存储器和访问外围设备采用不同的指令外设的寻址地址空间存储器地址空间I/O地址空间0M-1M+N-10M-10N-1设备0设备1设备n-1设备0设备1设备n-1统一编址法单独编址法两套地址线一套地址线实现输入输出数据传送的方式程序控制方式程序查询中断直接存储器访问(DMA)方式通道方式程序控制方式程序查询信号传输过程中断方式一、基本概念在发生了一个外部的事件时调用相应的处理程序的过程中断服务程序中断服务程序与中断时CPU正在运行的程序是相互独立的相互不传递数据。中断处理中的问题： (1)设备识别方式 (2)中断处理程序入口地址的形成 (3)中断裁决 (4)中断屏蔽2.中断响应过程简单的中断处理过程关中断（屏蔽中断）保存现场识别中断形成服务程序入口地址执行服务程序恢复现场开中断设备的识别——问题1CPU轮询CPU依次发出不同设备的识别号相应的设备做出回答中断向量由设备主动向CPU发出识别信息入口地址形成——问题2根据轮询结果形成固定的入口地址中断向量表根据识别号检索入口地址通常位于内存起始处3.中断裁决——问题3三种方式：链式查询独立请求分组链式3.中断裁决——问题3三种方式：链式查询独立请求分组链式3.中断裁决——问题3三种方式：链式查询独立请求分组链式4.中断屏蔽——问题4多重中断中断服务程序也可以被中断中断嵌套实现方法一给CPU及中断请求都设置优先级多级中断响应过程关中断保存现场识别中断形成服务程序入口地址开中断执行服务程序关中断恢复现场开中断5.中断输入输出接口

直接访存数据传输方式与输入输出通道方式

DMA方式的基本概念

目的减少大批量数据传输时CPU的开销。方法采用专用部件生成访存地址并控制访存过程。传输过程：预处理数据传输后处理

DMA传送方式

问题访存冲突解决方法CPU等待DMADMA乘存储器空闲时访问存储器周期挪用cyclestealingCPU与DMA交替访问存储器透明方式

基本的DMA控制器

DMA与CPU的连接

通道方式

通道是一个具有输入输出处理器控制的输入输出部件。通道控制器有自己的指令，即通道命令，能够根据程序控制多个外部设备并提供了DMA共享的功能。一、通道的类型 1.选择通道 2.数组多路通道 3.字节多路通道2.通道的功能性能指标：流量（吞吐率）字节多路通道的极限流量应大于所接外设的字节传送速率之和其他两种通道的极限流量应大于所接外设中字节传送速率最大的设备通道的功能：1.接受CPU的指令2.读取并执行通道程序3.控制数据传送4.读取外设的状态信息并提供给CPU5.发出中断请求

输入输出接口与总线

输入输出接口

人机界面开关、按键和穿孔纸带

数据终端

图形输入输出设备

语音输入输出、笔输入、三维图形输出

输入输出总线

1.EIA-232-D25条信号线数据发送TxD数据接收RxD请求发送RTSRequesttoSend允许发送CTSCleartoSend数据终端就绪DTRDataTerminalReady数据集就绪DSRDataSetReady载波检测CDCarryDetect流量控制数据传输EIA-232-D信号定义EIA-232-D接口的连接最简连接标准并行端口(SPP)传统的I/O接口面临的挑战传输性能比较低不能满足多媒体信息的传输要求不支持即插即用不支持热插拔每个设备接口的地址空间太小接口的成本较高每个设备需要有一条中断请求线主机接口数量众多使得接插件占用较大的机箱面积USB的技术优势采用了消息分组产生中断请求的方式外围设备不需要占用一条中断请求线采用4条线的串行口接口的体积很小减小主机和设备上对设备接口的物理尺寸需求接口的成本低多种传输功能可代替传统的许多种总线和设备接口包括键盘口、鼠标口、音频口、显示器的视频口、游戏口等等使得主机的接口种类和数量大大减少可消除主机背后种类繁多的数据线支持设备的热插拔使得系统增加和拔除外围设备时不需要关机和重新启动系统可向设备供电3.USB总线

即插即用自动配置自动识别外围设备连接关系4种数据传输方式针对配置、命令以及状态信息的控制传输针对电话机和其他对时间极为敏感的事实传输针对操纵杆、鼠标器和键盘的中断传输针对打印机、扫描以及数字相机的批传输4针的接插件2条信号线和2条电源线电源线采用5伏电压USBUSBUSB的4种数据传输方式

控制传输针对配置、命令以及状态信息数据进行CRC校验及重传机制匀时传输，针对音频/视频媒体信息流不进行错误检测中断传输针对操纵杆、鼠标器和键盘实际上采用轮询方式实现批量（bulk）传输针对存储设备、打印机、扫描仪以及数字相机对时间要求不高4.磁盘接口

5.SCSI总线特点从通道发展而来传输速度快灵活性好适用于各种外设设备独立性采用高级命令系统6.PCI总线主要特点采用猝发传输方式速度较高64位可扩展隐含式裁决可靠性高地址、命令和数据校验三个地址空间内存、I/O和配置自动配置用PCI总线构成的系统互连网络结构分类拓扑结构静态网络一维二维多维动态网络单级多级控制方式集中控制分布控制传递方式单播多播广播链路类型共享链路专用链路实现方式片内网络板内网络机架内网络机架间网络互连网络的数据通信方式电路交换串行并行单字猝发复用消息转发寻径算法routingalgorithms二、互连网络的特性互连网络特性连接性阻塞冲突规整性静态网络的参数度直径带宽总和aggregatebandwidth对分带宽bisectionbandwidth静态互连网络全互连网络fullyconnectednetwork度=N-1直径=1链路数=N(N-1)/2优点：结点间通信距离短缺点：成本高，实现困难一、总线型网络单总线结构singlebus 度=1分时使用 优点结构简单成本低廉容易实现 缺点使用冲突一、总线型网络多总线结构度=总线数多级总线结构分级的多总线结构二维总线结构总线的分割二、环型网络单环网络singleringx

(x

1)modN直径=?度=?寻径算法简单，可同时传送多个信息，吞吐率比单总线高。双环网络：增加吞吐率和可靠性。层次多环网络：可靠性较高。带弦环型网络：以环为基本结构构成三、二维网格型网络mesh度=4直径=2(n-1)对分带宽=n链路总数=？优点：寻址简单，度不变缺点：流量不对称，伸缩性差绞带环、双绞螺面、带环网格和闭合螺面网格的推广：网孔形绞带环双绞螺面闭合螺面四、立方体网络二进制超立方体binaryhypercube度为n直径k=n=log2N优点结点间的通信距离较短寻径算法简单缺点可扩充性差度随N的增加而增大四、立方体网络带环立方体网络Cubeconnectedcycle度=3总结点数N=n2n链路总数=3N/2优点度固定为3直径较小缺点环成为瓶颈寻径算法较复杂四、立方体网络一般化的超立方体网络generalizedhypercube采用混合基数制表示结点的地址每一维的基数为Mi，1≤i≤n，节点总数N=。结点的度d为各维链路数之和总的链路数为L=N*d/2直径D=k=n四、立方体网络超矩形网络hyper-rectangularx’i=(xi±1)modMi每一维内环形连接度=2n直径d=链路总数L=nN结点总数N=单级动态互连网络一、网络的互连函数互连函数端口地址的一个一到一的映射表示方法函数表示法用f(x)表示互连函数表格表示法循环表示法如(01)(23)(45)(67)图形表示法用连线表示映射关系常见的基本互连函数：

(1)恒等置换identitypermutation

I(x)=x(0)(1)(2)(3)(4)...(N-1)常见的基本互连函数：

(2)交换置换exchangepermutationE(xn-1xn-2…x1x0)=xn-1xn-2…x1例(01)(23)(45)(67)常见的基本互连函数：

方体置换cubepermutationCk(xn-1xn-2…xk+1

xk

xk-1…x1x0)=xn-1xn-2…xk+1

xk-1…x1x0C1: (02)(13)(46)(57)C2: (04)(15)(26)(37)常见的基本互连函数：

均匀洗牌perfectshufflepermutationσ(xn-1xn-2…x1x0)

=xn-2xn-3…x1x0xn-1例： (0)(124)(365)(7)常见的基本互连函数：

逆洗牌reverseshuffleσ-1(xn-1xn-2…x1x0)=x0xn-1xn-2…x1例(0)(142)(356)(7)二、常用单级网络单级动态网络的一般模型循环网循环网循环网衡量动态互连网络的因素连接特性要好能实现的互连函数要多网络延迟要短开关设备量要少控制方法要简单便于用集成电路实现二、常用单级网络交叉开关crossbar非阻塞扇出：N步数：1二、常用单级网络洗牌交换网络Shuffle-Exchange一次洗牌，一次交换多级动态互连网络多级动态网参数开关元件2x2,4x4,axb连接模式恒等、洗牌、蝶式控制方式级控、部分级控、单元控制Ω网络开关元件：四功能连接模式：输入与级间洗牌，输出恒等控制方式：单元控制寻径算法：目标地址开关元件直通时实现恒等置换：sss(x2x1x0)=ss(x1x0x2)=s(x0x2x1)=x2x1x0七、树型网络特点：双向，单边分类：二叉，三叉，四叉等二叉数度d=3直径=2log2N寻径简单、伸缩性好无冗余通路，容错能力差（对分带宽=1）超树hypertree并行计算机系统分类向量机系统流水式向量机系统阵列式向量机系统多处理机系统共享存储器型消息传递型并行性的层次操作级流水数据并行指令级相关性分析指令调度循环级展开推测执行路径调度线程级并行多线程、多核与多处理器数据缓存的一致性同步与互斥的有效性系统结构分类Flyn分类向量流水部件级流水一条指令完成大量计算对应于一个循环每个数据元素的计算与其他数据元素无关适合于深度流水访存按一定模式一次访问大量数据向量流水计算机向量流水计算机的例子Cray-1阵列并行计算机系统基本结构分布式存储器集中式存储器运行方式用一条指令同时对许多运算单元中的数据进行运算基本构成控制单元CU执行串行指令，并行指令广播各个PE；处理单元PE以同步方式执行指令存储器模块互连网络IN集中式控制，并行电路交换阵列并行指令向量运算，数据寻径，屏蔽操作阵列并行计算机系统阵列并行计算机系统特点专用应用算法相关适合于规则数据运算不适合于条件分支程序发展缓慢的原因指令广播瓶颈数据归约相关性存储器速度难以提高多处理机系统结构多处理机系统的结构分类UMAtightlycoupledSMPsymmetricalmultiprocessornonSMPNUMADSMMPPlooselycoupledUMAUniformmemoryaccess可编程性兼容性简单的程序设计模型通信开销小

可扩展性共享存储器结构使得存储器成为瓶颈

访存速度要求每个数据都来自共享的存储器

UMA的实现集中式存储器问题访存冲突网络带宽解决方案多体交叉本地指令存储器本地cacheNUMADSMdistributedsharedmemory用硬件机制将分布的存储器构成一个逻辑上统一的共享存储器cache及其一致性问题CC-NUMAcachecoherentNUMACOMAcacheonlymemoryaccessMPPmassivelyparallelprocessors大规模并行处理机系统消息传递显式数据交换程序设计较难NUMA的实现分布式存储器本地存储器延迟较小扩展性较好性价比高数据一致性问题编程复杂网络处理器（IXP2400）消息传递型多处理机系统通过消息传递进行通信数据访问远程过程调用RPC显式消息传递操作通过消息传递进行同步硬件简单可伸缩性好MPP程序设计困难典型例题某计算机中各类指令的平均执行时间及相应使用频率如下表所示： 设时钟频率为100MHz，问： (1)该机平均指令执行速度。 (2)如果将算术运算指令的执行速度提高一倍，平均指令执行速度为多少？ (3)在(2)的基础上，如果乘除指令的平均周期延长一倍，则平均指令执行速度为多少？答：(1)按调和平均计算

R平均= 按算术平均计算

R平均=(1×30%+1/1.5×40%+1/2.0×20%+1/10.0×5%+1/4.0×5%)×108 =0.671666666667×108典型例题(2)按调和平均计算

R平均=1/1.7×10-8=0.5882352941176×108 按算术平均计算

R平均=(1×30%+2/1.5×40%+1/2.0×20%+1/10.0×5%+1/4.0×5%)×108=0.95×108(3)按调和平均计算

R平均=1/2.2×108=0.4545454545455×108 按算术平均计算R平均=(1×30%+2/1.5×40%+1/2.0×20%+1/20.0×5%+1/4.0×5%)×108 =0.9483×10-8典型例题写出下列二进制数的原码、反码、补码和移码 (1)11010100 (2)0.1010000 (3)-10101100 (4)-0.0110000答：(1)[x]原=011010100 [x]反=011010100 [x]补=011010100 [x]移=111010100 (2)[x]原=0.1010000 [x]反=0.1010000 [x]补=0.1010000 [x]移无定义 (3)[x]原=110101100 [x]反=101010011 [x]补=101010100 [x]移=001010100 (4)[x]原=1.0110000 [x]反=1.1001111 [x]补=1.1010000 [x]移无定义典型例题已知下列[x]补和[y]补的值，求[x+y]补和[x-y]补 (1)[x]补=0.11011，[y]补=0.00011 (2)[x]补=0.10111，[y]补=1.00101 (3)[x]补=1.01010，[y]补=1.10001答：(1)[x+y]补=0.11110,[x-y]补=0.11000 (2)[x+y]补=1.11100,[x-y]补=1.10010(溢出) (3)[x+y]补=0.11011(溢出),[x-y]补=1.11001典型例题已知x和y的二进制值，用原码恢复余数法计算[x/y]原。 (1)x=1010，y=0011答：(1)[x]原=01010，[y]原=00011，[-y]补=11101

结果：[x/y]原=00011典型例题用64×1位的SRAM芯片设计一个总容量为1024字节的16位存储器，画出逻辑图并指出所需的所有输入和输出信号，要求该存储器既能以字节方式访问，又能以16位的字方式访问。答:用BE1,BE0信号区分高低字节，地址A9-A7经译码后选片用，地址A6-A1作为芯片的地址输入．如下图所示：典型例题一台计算机的主存容量为1MB，字长为32位，cac