计算机组成原理第二版唐朔飞各章节习题及的答案

...wd......wd......wd...第一章练习习题〔一〕2017-04-24马辉安阳师院mh1、通常划分计算机开展时代是以〔〕为标准的。A、所用的电子元器件B、运算速度C、计算机构造D、所用语言2、微型计算机的开展以〔〕技术为标志。A、操作系统B、微处理器C、磁盘D、软件3、电子计算机技术开展至今，其运行仍遵循一位科学家提出的基本原理，他是〔〕。A、牛顿B、爱因斯坦C、爱迪生D、冯诺依曼4、以下说法中，正确的选项是〔〕。A、控制器能理解并执行所有指令及存储结果B、一台计算机包括输入、输出、控制、存储及算术逻辑运算五个单元C、所有的数据运算都在CPU的控制器中完成D、都不对5、电子计算机开展的四代中所用的主要元器件分别是〔〕A、电子管、晶体管、中小规模集成电路、激光器件B、晶体管、中小规模集成电路、激光器件、光介质C、电子管、晶体管、中小规模集成电路、大规模集成电路D、电子管、数码管、中小规模集成电路、激光器件6、以下选项中不是冯诺依曼机器的最基本特征的是〔〕。A、以运算器为中心B、指令并行执行C、存储器按地址访问D、数据以二进制编码，用二进制运算7、在CPU的组成中不包括〔〕A、运算器B、存储器C、控制器D、存放器8、存储字是指〔〕A、存放在一个存储单元中的二进制代码组合B、存放在一个存储单元中的二进制代码位数C、存储单元的个数D、机器指令的位数9、存储字长是指〔〕选项同上题10、计算机中数据处理中心是〔〕A、主机B、运算器C、控制器D、I/O系统11、以下说法错误的选项是〔〕A、硬盘是外部设备B、软件的功能与硬件的功能在逻辑上是等效的C、硬件实现的功能一般比软件实现具有较高的执行速度D、软件的功能不能由硬件替换12、32位微机是指该计算机所用的CPU〔〕A、具有32个存放器B、能同时处理32位的二进制数C、能处理32个字符D、运算的结果最大为2的32次方13、以下选项中，描述浮点数操作速度的指标是〔〕A、MIPSB、CPIC、IPCD、MFLOPS14、当前设计高性能计算机的重要技术途径是〔〕A、提高CPU主频B、采用非冯诺依曼构造C、扩大主存容量D、采用并行处理技术答案：1、A2、B3、D4、B5、C6、B7、B8、A9、B10、B11、D12、B13、D14、D第三章练习习题〔一〕2017-05-04马辉安阳师院mh1、连接计算机与计算机之间的总线属于〔〕总线A、片内B、系统C、通信D、都不对2、挂接在总线上的多个部件〔〕A、只能分时向总线发送数据，并只能分时从总线上接收数据B、只能分时向总线发送数据，但可同时从总线接收数据C、可同时向总线发送数据，并同时从总线接收数据D、可同时向总线发送数据，但只能分时从总线接收数据3、在总线上，同一时刻〔〕A、只能有一个主设备控制总线传输操作B、只能有一个从设备控制总线传输操作C、只能有一个主设备和一个从设备控制总线传输操作D、可以有多个主设备控制总线传输操作4、总线是计算机各部件交换信息的公共通路，当使用总线传送数据时在每一时刻在总线上传送〔〕A、多个部件发送给多个部件的信息B、多个部件发送给一个部件的信息C、一个部件发送给一个部件的多组信息D、一个部件发送给多个部件的一组信息5、系统总线是指〔〕A、运算器、控制器、存放器之间的连接部件B、运算器、存放器、主存之间的连接部件C、运算器、存放器、外围设备之间的连接部件D、CPU、主存、外围设备之间的连接部件6、系统级的总线是用来连接〔〕A、CPU内部的运算器和存放器B、主机系统板上的所有部件C、主机系统板上的各个芯片D、系统中的各个功能模块或设备7、计算机使用总线构造的主要优点是便于实现积木化，缺点是〔〕A、地址信息、数据信息和控制信息不能同时出现B、地址信息和数据信息不能同时出现C、两种信息源的代码在总线中不能同时出现D、都不对8、下面所列的〔〕不属于系统总线接口的功能A、数据缓存B、数据转换C、状态设置D、完成算术逻辑运算9、地址总线、数据总线、控制总线三类是根据〔〕来划分的A、总线所处的位置B、总线传送的内容C、总线的传送方式D、总线的传送方向10、系统总线中地址线的功能是〔〕A、用于选择主存单元地址B、用于选择进展信息传输的设备C、用于选择外存地址D、用于指定主存或IO设备接口的地址11、CPU的控制总线提供〔〕A、数据信号流B、所有存储器和IO设备的时序信号及控制信号C、来自IO设备和存储器的响应信号D、包含B和C12、在系统总线的数据线上，不可能传输的是〔〕A、指令B、操作数C、握手〔应答〕信号D、中断类型号答案：1、C2、B3、A4、D5、D6、D7、C8、D9、B10、D11、D12、C第三章练习习题〔二〕2017-05-08马辉安阳师院mh1、串行总线主要用于〔〕A、连接主机与外围设备B、连接主存与CPUC、连接运算器与控制器D、连接CPU内部各部件2、不同信号在同一条信号线上分时传输的方式称为〔〕A、并行传输方式B、串行传输方式C、总线复用方式D、别离式通信3、在一个16位的总线系统中，假设时钟频率为100MHz，总线周期为5个时钟周期传输一个字，则总线带宽是〔〕A、4MBpsB、40MBpsC、16MBpsD、64MBps4、某总线有104根信号线，其中数据总线32根，假设总线工作频率为33MHz，则其理论最大传输率为〔〕A、33MBpsB、64MBpsC、132MBpsD、164MBps5、在链式查询方式下，越靠近控制器的设备〔〕A、优先级越高，得到总线使用权的时机越多B、优先级越低，得到总线使用权的时机越少C、优先级越低，得到总线使用权的时机越多D、优先级越高，得到总线使用权的时机越少6、假设总线位宽为16位，总线时钟频率为8MHz，完成一次数据传输需2个总线时钟周期，则总线数据传输率为〔〕A、16MbpsB、8MbpsC、16MBpsD、8MBps7、假设某系统总线在一个总线周期中能并行传输4字节的信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是〔〕A、10MBpsB、20MBpsC、40MBpsD、80MBps8、设一个32位微处理器配有16位的外部数据总线，假设时钟频率为50MHz，假设总线传输最短周期为4个时钟周期，则总线的最大数据传输率为〔〕A、12.5MBpsB、25MBpsC、50MBpsD、16MBps9、在三种集中式总线仲裁中，〔〕方式对电路故障最敏感A、链式查询B、计数器定时查询C、独立请求D、都一样10、在独立请求方式下，假设有N个设备，则〔〕A、需N个总线请求信号和N个总线响应信号B、有一个总线请求信号和N个总线响应信号C、总线请求信号多于总线响应信号D、总线请求信号少于总线响应信号11、在链式查询方式下，假设有N个设备，则〔〕A、有N条总线请求信号B、共用一条总线请求信号C、有N-1条总线请求信号D、无法确定答案：1、A2、C3、B4、C5、A6、D7、B8、B9、A10、A11、B第三章练习习题〔三〕2017-05-09马辉安阳师院mh1、总线主设备是指〔〕A、掌握总线控制权的设备B、申请作为主设备的设备C、被从设备访问的设备D、总线裁决部件2、总线的从设备是指〔〕A、申请作为从设备的设备B、被主设备访问的设备C、掌握总线控制权的设备D、总线源设备3、总线上信息的传输总是由〔〕A、CPU启动B、总线控制器启动C、总线主设备启动D、总线从设备启动4、以下表达中错误的选项是〔〕A、总线构造的传送方式可以提高数据的传输速度B、与独立请求发送相比，链式查询方式对电路的故障更敏感C、PCI总线采用同步传输协议和集中式仲裁方式D、总线的带宽是总线本身所能到达的最高传输速率5、同步控制方式是〔〕A、只适用于CPU控制的方式B、只适用于外围设备控制的方式C、由统一时序信号控制的方式D、所有指令执行时间都一样的方式6、同步通信之所以比异步通信具有较高的传输速度，是因为〔〕A、同步通信不需要应答信号且总线长度较短B、同步通信用一个公共的时钟信号进展同步C、同步通信中，各部件存取时间对比接近D、以上各项因素的综合结果7、以下各项中，〔〕是同步传输的特点A、需要应答信号B、各部件的存取时间对比接近C、总线长度较长D、总线周期长度可变8、在同步通信中，一个总线周期的传输过程通常是〔〕A、先传送数据，再传送地址B、先传送地址，再传送数据C、只传送数据D、都不对9、总线的异步通信方式〔〕A、不采用统一时钟信号，只采用握手信号B、既采用统一时钟信号，又采用握手信号C、既不采用统一时钟信号，又不采用握手信号D、采用统一时钟信号，不采用握手信号10、以下选项中英文缩写均为总线标准的是〔〕A、PCI、CRT、USB、EISAB、ISA、CPI、VESA、EISAC、ISA、SCSI、RAM、MIPSD、ISA、EISA、PCI、PCI-Express11、在目前计算机上广泛使用的U盘，其接口使用的总线标准是〔〕A、VESAB、USBC、AGPD、PCI答案：1、A2、B3、C4、A5、C6、D7、B8、B9、A10、D11、B第四章练习习题〔一〕2017-05-27马辉安阳师院mh1、和外存储器相比，内存储器的特点是〔〕A、容量大、速度快、成本低B、容量大、速度慢、成本高C、容量小、速度快、成本高D、容量小、速度快、成本低2、存储体按照一定的顺序划分成许多存储单元，存储单元有一个编号，称为存储单元的地址，访问存储器必须按照地址进展，存储单元中存放的是〔〕A、存储器单元的地址编号B、指定单元存放的数据C、将要写入存储单元的内容D、访问存储器的控制命令3、磁盘属于〔〕类型的存储器A、随机存取存储器B、只读存储器C、顺序存取存储器D、直接存取存储器4、某计算机系统，其操作系统保存在硬盘上，其内存储器应该采用〔〕A、RAMB、ROMC、RAM和ROMD、都不对5、计算机的存储系统是指〔〕A、RAMB、ROMC、主存储器D、Cache、主存储器和外存储器6、、一般存储系统由三级组成，以下关于各级存储器的作用及速度、容量的表达中正确的选项是〔〕A、主存存放正在CPU中运行的程序，速度较快，容量很大B、Cache存放当前所有频繁访问的数据，特点是速度最快、容量较小C、外存存放需联机保存但暂时不执行的程序和数据，容量很大且速度很慢D、外存存放需联机保存但暂时不执行的程序和数据，容量很大且速度很快7、以下器件中存取速度最快的是〔〕A、CacheB、主存C、存放器D、磁盘8、在以下几种存储器中，CPU可直接访问的是〔〕A、主存储器B、磁盘C、磁带D、光盘9、以下表达中，〔〕是正确的A、主存可由RAM和ROM组成B、主存只能由RAM组成C、主存只能由ROM组成D、都不对10、在存储器层次构造中，存储器从速度最快到最慢的排列顺序是〔〕A、存放器-主存-Cache-辅存B、存放器-主存-辅存-CacheC、存放器-Cache-辅存-主存D、存放器-Cache-主存-辅存11、在存储器层次构造中，存储器沉着量最大到最小的排列顺序是〔〕A、存放器-主存-Cache-辅存B、存放器-主存-辅存-CacheC、辅存-主存-Cache-存放器D、存放器-Cache-主存-辅存12、用户程序所存放的主存空间属于〔〕A、随机存取存储器B、只读存储器C、顺序存取存储器D、直接存取存储器答案：1、C2、B3、D4、C5、D6、C7、C8、A9、A10、D11、C12、A第四章练习习题〔二〕2017-05-31马辉安阳师院mh1、以下〔〕表示从主存M中读出数据A、M(MAR)

→MDRB、(MDR)→M(MAR)C、M(MDR)→MARD、(MAR)→M(MDR)2、以下〔〕表示向主存M中写入数据A、M(MAR)

→MDRB、(MDR)→M(MAR)C、M(MDR)→MARD、(MAR)→M(MDR)3、以下说法中正确的选项是〔〕A、半导体RAM信息可读可写，且断电后仍能保持记忆B、DRAM是易失性RAM，而SRAM中的存储信息是不易失的C、半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丧失的D、半导体RAM是非易失性的RAM4、下面有关系统主存的表达中，错误的选项是〔〕A、RAM是可读可写存储器，ROM是只读存储器B、ROM和RAM的访问方式一样，都采用随机访问方式进展C、系统的主存由RAM和ROM组成D、系统的主存都是用DRAM芯片实现的5、静态半导体存储器SRAM指〔〕A、在工作过程中，存储内容保持不变B、在断电后信息仍保持不变C、不需动态刷新D、芯片内部有自动刷新逻辑6、半导体静态存储器SRAM的存储原理是〔〕A、依靠双稳态电路B、依靠定时刷新C、依靠读后再生D、信息不再变化7、动态RAM的特点是〔〕A、工作中存储内容动态地变化B、工作中需要动态地改变访存地址C、每隔一定时间刷新一遍D、每次读出后需根据原存内容全部刷新一遍8、和静态RAM相比，动态RAM具有〔〕优点A、容量能随应用任务需要动态变化B、成本低、功耗低C、掉电后内容不会丧失D、内容不需要再生9、DRAM的刷新是以〔〕为单位进展的A、存储单元B、行C、列D、存储元10、某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目为〔〕A、64、16B、16、64C、64、8D、16、1611、某存储器容量为32K×16位，则〔〕A、地址线为16根，数据线为32根B、地址线为32根，数据线为32根C、地址线为15根，数据线为16根D、地址线为15根，数据线为32根12、在存储器芯片中，地址译码采用双译码方式是为了〔〕A、扩大寻址范围B、减少存储单元数目C、增加存储单元数目D、减少存储单元选通线数目13、在1K×1位的存储芯片中，采用双译码方式，译码器的输出信号有〔〕条A、1024B、64C、32D、10答案：1、A2、B3、C4、D5、C6、A7、C8、B9、B10、D11、C12、D13、B第四章练习习题〔三〕2017-06-01马辉安阳师院mh1、以下四种类型的半导体存储器中，以传输同样多的字为对比条件，则读出数据传输率最高的是〔〕A、DRAMB、SRAMC、FLASHD、EEPROM2、既具有SRAM读写的灵活性和较快的访问速度，又在断电后可不丧失信息的ROM是〔〕A、EEPROMB、FLASHC、EPROMD、PROM3、以下存储器中可电改写的只读存储器是〔〕A、EEPROMB、EPROMC、ROMD、RAM4、以下几种存储器中，〔〕是易失性存储器A、CacheB、EPROMC、FlashMemoryD、CDROM5、以下各类存储器中，不采用随机方式的是〔〕A、EPROMB、CDROMC、DRAMD、SRAM6、某内存假设为16MB，则表示其容量为〔〕KBA、16B、16384C、1024D、160007、假设数据在存储器中采用以低字节地址为字地址的存放方式，则十六进制数12345678H的存储字节顺序按地址从小到大依次是〔〕A、12345678B、78563412C、87654321D、341278568、某计算机字长为32位，存储器容量为16MB，CPU按半字寻址时可寻址的单元数为〔〕A、224B、223C、222D、2219、某计算机字长为16位，存储器容量为64KB，CPU按字寻址，其可寻址的单元数是〔〕A、64KB、32KBC、32KD、64KB10、4片16K×8位的存储芯片，可设计为〔〕容量的存储器A、32K×16位B、16K×16位C、32K×8位D、8K×16位11、16片2K×4位的存储器可以设计为〔〕存储容量的16位存储器A、16KB、32KC、8KD、2K12、设CPU地址总线有24根，数据总线有32根，用512K×8位的RAM芯片构成该机的主存储器，则该机主存最多需要〔〕片这样的存储芯片。A、256B、512C、64D、128答案：1、B2、B3、A4、A5、B6、B7、B8、B9、C10、A11、C12、D第四章练习习题〔四〕2017-06-02马辉安阳师院mh1、某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规则的ROM芯片数和RAM芯片数分别是〔〕A、1、15B、2、15C、1、30D、2、302、某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M×8位的RAM芯片组成32MB的主存储器，则存储器地址存放器MAR的位数至少是〔〕A、22位B、23位C、25位D、26位3、用存储容量为16K×1位的存储器芯片来组成一个64K×8位的存储器，则在字方向和位方向上分别扩展了〔〕倍A、4和2B、8和4C、2和4D、4和84、双口RAM在〔〕情况下会发生读写冲突A、左端口和右端口的地址码不同B、左端口和右端口的地址码一样C、左端口和右端口的数据码不同D、左端口和右端口的数据码一样5、高速缓冲存储器Cache一般采用〔〕A、随机存取方式B、顺序存取方式C、半顺序存取方式D、只读不写方式6、在Cache中，常用的替换策略有：随机法RAND、先进先出法FIFO和近期最少使用法LRU，其中与局部性原理密切相关的是〔〕A、随机法RANDB、近期最少使用法LRUC、先进先出法FIFOD、都不是7、如果一个高速缓存系统中，主存的容量为12MB，Cache的容量为400KB，则该存储系统可存信息的总量为〔〕A、12MB+400KBB、12MBC、400KBD、12MB-400KB8、假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失50次，则Cache的命中率是〔〕A、5%B、9.5%C、50%D、95%9、某计算机的Cache共有16块，采用2路组相联映射方式〔即每组2块〕。每个主存块大小为32字节，按字节编址。主存129号单元所在的主存块应装入到的Cache组号是〔〕A、0B、1C、4D、610、以下因素中，与Cache的命中率无关的是〔〕A、Cache块的大小B、Cache的容量C、主存的存取时间D、以上都无关11、以下说法中，正确的选项是〔〕A、Cache与主存统一编址，Cache的地址空间是主存地址空间的一局部B、主存储器只由易失性的随机读写存储器构成C、单体多字存储器主要解决访存速度的问题D、以上都不正确答案：1、D2、D3、D4、B5、A6、B7、B8、D9、C10、C11、C第五章练习习题〔一〕2017-06-14马辉安阳师院mh1、“春〞字的机内码为B4BAH，则它在国家标准中所在的区号是〔〕A、19区B、20区C、14区D、35区2、主机与I/O设备传送数据时，主机与I/O设备是串行工作的，说明采用了〔〕A、程序查询方式B、程序中断方式C、通道方式D、DMA方式3、计算机所配置的显示器中，假设显示控制卡上刷新存储器的容量是1MB，则当采用800×600像素的分辨率时，每个像素最多可以有〔〕种不同的颜色。A、256B、65536C、16MD、40964、CRT的分辨率为1024×1024像素，像素的颜色数为256色，则刷新存储器的容量约为〔〕A、256MBB、1MBC、256KBD、32MB5、假定一台计算机的显示存储器用DRAM芯片实现，假设要求显示分辨率为1600×1200，颜色深度为24位，帧频为85Hz，显存总带宽的50%用来刷新屏幕，则需要的显存总带宽至少约为〔〕A、245MbpsB、979MbpsC、1958MbpsD、7834Mbps6、显示汉字采用点阵字库，假设每个汉字用16×16的点阵表示，7500个汉字的字库容量是〔〕A、16KBB、240KBC、320KBD、1MB7、I/O的编址方式采用统一编址方式时，进展输入输出操作的指令是〔〕A、控制指令B、访存指令C、输入输出指令D、都不对8、I/O的编址方式采用独立编址方式时，进展输入输出操作的指令是〔〕A、控制指令B、访存指令C、输入输出指令D、都不对9、以下有关I/O端口的表达中，错误的选项是〔〕A、I/O接口中用户可访问的存放器被称为I/O端口B、命令端口和状态端口可以共用一个C、I/O端口可以和主存统一编号，也可以单独编号D、I/O端口的地址位数比主存地址位数长10、以下表达中，正确的选项是〔〕A、只有I/O指令才可以访问I/O设备B、统一编址方式下，不能访问I/O设备C、访问存储器的指令，一定不能访问I/O设备D、具有专门I/O指令的计算机中，I/O设备才可以单独编址11、汉字“兵〞的国标码用十六进制表示为“3224H〞，则该字的机内码是〔〕A、1204HB、B2A4HC、9284HD、7264H12、某计算机主频为50MHz，采用定时查询方式控制设备A的I/O，查询程序运行一次所用的时钟周期数至少为500。在设备A工作期间，为保证数据不丧失，每秒需对其查询至少200次，则CPU用于设备A的I/O时间占整个CPU时间的百分比至少是〔〕A、0.02%B、0.05%C、0.20%D、0.5%答案：1、B2、A3、B4、B5、D6、B7、B8、C9、D10、D11、B12、C第五章练习习题〔二〕2017-06-15马辉安阳师院mh1、中断的概念是指〔〕A、暂停正在运行的程序B、暂停对内存的访问C、暂停CPU的运行D、暂停I/O设备的操作2、鼠标适合用〔〕方式实现输入操作A、程序查询B、程序中断C、DMAD、通道3、下述有关程序中断I/O方式的表达中，错误的选项是〔〕A、程序中断I/O方式使CPU和外设能够并行工作B、中断I/O方式下，外设和CPU直接交换数据C、中断I/O方式下，CPU会有额外的开销用于断点、现场的保护和恢复等D、中断I/O方式适用像磁盘一类的高速设备4、为了便于实现多级中断，保存现场信息最有效的方法是采用〔〕A、通用存放器B、堆栈C、存储器D、外存5、以下表达正确的选项是〔〕A、CPU响应中断期间仍执行原程序B、在中断过程中，假设又有中断源提出中断，CPU立即响应C、在中断响应中，保护断点、保护现场应由用户编程完成D、在中断响应中，保护断点是由中断响应自动完成的6、在单级中断系统中，CPU一旦响应中断，则立即关闭〔〕标志，以防止本次中断任务完毕前同级的其他中断源产生另一次中断进展干扰A、中断允许B、中断请求C、中断屏蔽D、都不对7、CPU响应中断必须满足的条件是〔〕A、CPU接收到中断请求信号B、CPU允许中断C、一条指令执行完毕D、以上都是8、I/O数据不经过CPU内部存放器的I/O方式是〔〕A、程序查询方式B、中断方式C、DMA方式D、上述都可以9、在DMA方式传送数据的过程中，由于没有破坏〔〕的内容，所以CPU可以正常工作〔访存除外〕A、程序计数器B、程序计数器和存放器C、指令存放器D、都不对10、DMA方式的数据交换不是由CPU执行一段程序来完成，而是在〔〕之间建设一条逻辑上的直接数据通路，由DMA控制器来实现A、CPU与主存之间B、I/O设备与I/O设备之间C、I/O设备与CPU之间D、I/O设备与主存之间11、在以下情况下，可能不发生中断请求的是〔〕A、DMA操作完毕B、一条指令执行完毕C、机器出现故障D、执行“软中断〞指令12、单级中断系统中，中断服务程序执行的顺序是〔〕I、保护现场II、开中断III、关中断IV、保存断点V、中断事件处理VI、恢复现场VII、中断返回A、I→V→VI→II→VIIB、III→I→V→VIIC、III→IV→V→VI→VIID、IV→I→V→VI→VII答案：1、A2、B3、D4、B5、D6、A7、D8、C9、B10、D11、B12、A第六章练习习题〔一〕2017-06-05马辉安阳师院mh1、假设十进制数为132.75，则相应的十六进制数为〔〕A、21.3B、84.CC、24.6D、84.62、十进制数125对应的十六进制数是〔〕A、7DB、82C、7AD、7C3、假设十六进制数为A3.5，则相应的十进制数为〔〕A、172.5B、179.3125C、163.3125D、188.54、假设十六进制数为B5.4，则相应的十进制数为〔〕A、176.5B、176.25C、181.25D、181.55、十六进制数6AD对应的十进制数为〔〕A、1806B、1709C、1526D、20456、假设十进制数据为137.5，则其八进制数为〔〕A、89.8B、211.4C、211.5D、1011111.1017、假设二进制数为1111.101，则相应的十进制数为〔〕A、15.625B、15.5C、14.625D、14.58、以下不同进制的数中，最大的是〔〕A、〔0.101〕2B、〔0.62〕10C、〔0.52〕8D、〔0.75〕169、以下数中最小的为〔〕A、〔101001〕2B、〔52〕8C、〔00101001〕BCDD、〔233〕1610、对真值0表示形式唯一的机器数是〔〕A、原码B、补码和移码C、反码D、以上都不对11、[x]补=x0.x1x2…xn〔n为整数〕，它的模是〔〕A、2n-1B、2nC、1D、212、[x]补=x0x1x2…xn〔n为整数〕，它的模是〔〕A、2n+1B、2nC、2n+1D、2n-1答案：1、B2、A3、C4、C5、B6、B7、A8、C9、C10、B11、D12、A第六章练习习题〔二〕2017-06-06马辉安阳师院mh1、假设[x]补=0.1101010，则[x]原=〔〕A、1.0010101B、1.0010110C、0.0010110D、0.11010102、假设[x]补=1.1101010，则[x]原=〔〕A、1.0010101B、1.0010110C、0.0010110D、0.11010103、假定一个十进制数为-66，按补码形式存放在一个8位存放器中，该存放器的内容用十六进制表示为〔〕A、C2HB、BEHC、BDHD、42H4、设存放器位数为8位，机器数采用补码表示〔含1位符号位〕。对应于十进制数-27，存放器内容为〔〕A、27HB、9BHC、E5HD、C6H5、设存放器位数为8位，机器数采用补码表示〔含1位符号位〕，则十进制数-26存放在存放器中的内容是〔〕A、26HB、9BHC、E6HD、5AH6、设机器数采用补码表示〔含1位符号位〕，假设存放器内容为9BH，则对应的十进制数为〔〕A、-27B、-97C、-101D、1557、假设存放器内容为10000000，假设它等于0，则为〔〕A、原码B、补码C、反码D、移码8、假设存放器内容为10000000，假设它等于-0，则为〔〕A、原码B、补码C、反码D、移码9、假设存放器内容为11111111，假设它等于+127，则为〔〕A、原码B、补码C、反码D、移码10、假设存放器内容为11111111，假设它等于-1，则为〔〕A、原码B、补码C、反码D、移码11、假设存放器内容为00000000，假设它等于-128，则为〔〕A、原码B、补码C、反码D、移码12、假设存放器内容为10000000，假设它等于-128，则为〔〕A、原码B、补码C、反码D、移码答案：1、D2、B3、B4、C5、C6、C7、D8、A9、D10、B11、D12、B第六章练习习题〔三〕2017-06-07马辉安阳师院mh1、一个16位无符号二进制数的表示范围是〔〕A、0~65536B、0~65535C、-32768~32767D、-32768~327682、假设定点整数64位，含1位符号位，采用补码表示，则所能表示的绝对值最大负数为〔〕A、-264B、-〔264-1〕C、-263D、-〔263-1〕3、n位定点无符号整数表示的最大值是〔〕A、2nB、2n-1C、2n-1D、2n-1-14、假设定点整数64位，含1位符号位，采用补码表示，则所表示最大正数为〔〕A、264B、264-1C、263D、263-15、定点小数反码[x]反=x0.x1……xn表示的数值范围是〔〕A、-1+2-n<x

≤

1-2-nB、-1+2-n

≤

x<1-2-nC、-1+2-n≤

x

≤

1-2-nD、-1+2-n<x<1-2-n6、一个n+1位整数x原码的数值范围是〔〕A、-2n+1<x<2n-1B、-2n+1

≤

x<2n-1C、-2n+1<x

≤

2n-1D、-2n+1

≤

x

≤

2n-17、假设[x]补=1x1x2x3x4x5x6，其中xi〔1≤i≤6〕取0或1，假设要x>-32，应当满足〔〕A、x1为0，其他各位任意B、x1为1，x2……x6中至少有一位为1C、x1为1，其他各位任意D、x1为0，x2……x6中至少有一位为18、计算机内部的定点数大多用补码表示，以下是一些关于补码特点的表达I、零的表示是唯一的II、符号位可以和数值局部一起参加运算III、和其真值的对应关系简单、直观IV、减法可以用加法来实现在以上表达中，〔〕是补码表示的特点A、I和IIB、I和IIIC、I和II和IIID、I和II和IV9、补码定点整数10010101右移一位后的值为〔〕A、01001010B、010010101C、10001010D、1100101010、补码定点整数01010101左移2位后的值为〔〕A、01000111B、01010100C、01000110D、0101010111、设机器数字长8位〔含1位符号位〕，假设机器数BAH为原码，则算术左移一位得〔〕，算术右移一位后得〔〕A、F4H，EDHB、B4H，6DHC、F4H，9DHD、B5H，EDH12、设机器数字长8位〔含1位符号位〕，假设机器数DAH为补码，则算术左移一位得〔〕，算术右移一位后得〔〕A、B4H，EDHB、F4H，6DHC、B5H，EDHD、B4H，6DH答案：1、B2、C3、B4、D5、C6、D7、B8、D9、D10、B11、C12、A第六章练习习题〔四〕2017-06-08马辉安阳师院mh1、计算机内的减法是用〔〕来实现的A、将被减数加到减数上B、从被减数中减去减数C、补数的相加D、从减数中减去被减数2、补码的加减法是指〔〕A、操作数用补码表示，两数相加减，符号位单独处理，减法用加法代替B、操作数用补码表示，符号位和数值位一起参加运算，结果的符号与加减一样C、操作数用补码表示，连同符号位直接相加减，减某数用加负某数的补码代替，结果的符号在运算中形成D、操作数用补码表示，由数符决定两数的操作，符号位单独处理3、在补码的加减法中，用两位符号位判断溢出，两符号位为10时，表示〔〕A、结果为正数，无溢出B、结果正溢出C、结果负溢出D、结果为负数，无溢出4、在补码的加减法中，用两位符号位判断溢出，两符号位为01时，表示〔〕A、结果为正数，无溢出B、结果正溢出C、结果负溢出D、结果为负数，无溢出5、假设采用双符号位，则发生正溢出的特征是：双符号位为〔〕A、00B、01C、10D、116、定点加法运算中，〔〕时表示数据溢出A、双符号位一样B、双符号位不同C、两正数相加D、两负数相加7、两补码相加，采用1位符号位，则当〔〕时，表示结果溢出A、最高位有进位B、最高位进位和次高位进位异或结果为0C、最高位为1D、最高位进位和次高位进位异或结果为18、以下说法中正确的选项是〔〕A、采用变形补码进展加减运算可以防止溢出B、只有定点数运算才有可能溢出，浮点数运算不会产生溢出C、定点数补码减法中两个正数相减不会产生溢出D、只有将两个正数相加时才有可能产生溢出9、如果x为负数，由[x]补求[-x]补是〔〕A、[x]补各位保持不变B、[x]补符号位变反，其他各位不变C、[x]补除符号位外，各位变反，末位加1D、[x]补连同符号位一起各位变反，末位加110、一个C语言程序在一台32位机器上运行，程序中定义了三个变量x，y和z，其中x和z为int型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y后，x，y和z的值分别是〔〕A、x=0000007FH，y=FFF9H，z=00000076HB、x=0000007FH，y=FFF9H，z=FFFF0076HC、x=0000007FH，y=FFF7H，z=FFFF0076HD、x=0000007FH，y=FFF7H，z=00000076H11、在以下有关补码和移码关系的表达中，〔〕是不正确的A、一样位数的补码和移码表示具有一样的数据表示范围B、零的补码和移码表示一样C、同一个数的补码和移码表示，其数值局部一样，符号相反D、一般用移码表示浮点数的阶码，而补码表示定点整数12、采用规格化的浮点数是为了〔〕A、增加数据的表示范围B、方便浮点运算C、防止运算时数据溢出D、增加数据的表示精度答案：1、C2、C3、C4、B5、B6、B7、D8、C9、D10、D11、B12、D第六章练习习题〔五〕2017-06-09马辉安阳师院mh1、在浮点数中，当数的绝对值太大，以至于超过机器所能表示的数据时，称为浮点数的〔〕A、正上溢B、上溢C、正溢D、正下溢2、以下〔〕表示法主要用来表示浮点数中的阶码A、原码B、补码C、反码D、移码3、浮点加减运算中的对阶指〔〕A、将较小的一个阶码调整到与较大的一个阶码一样B、将较大的一个阶码调整到与较小的一个阶码一样C、将被加数的阶码调整到与加数的阶码一样D、将加数的阶码调整到与被加数的阶码一样4、如果浮点数的尾数用补码表示，则以下〔〕中的尾数是规格化形式A、1.11000B、0.01110C、0.01010D、1.000105、假定采用IEEE754单精度浮点数格式表示一个数为45100000H，则该数为〔〕A、〔+1.125〕10×210B、〔+1.125〕10×211C、〔+0.125〕10×211D、〔+0.125〕10×2106、设某浮点数共12位，其中阶码含1位符号共4位，以2为底，补码表示；尾数含1位符号共8位，补码表示，规格化，则能表示的最大正数是〔〕A、27B、28C、28-1D、27-17、浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且数位分别为5位和7位〔均含2位符号位〕。假设有两个数x=27×29/32，y=25×5/8，则用浮点加法计算x+y的最终结果是〔〕A、001111100010B、001110100010C、010000010001D、发生溢出8、假设i、f、d数据类型分别是int、float和double〔int用补码表示，float和double分别用IEEE754的单精度和双精度浮点格式表示〕，i=785，f=1.5678e3，d=1.5e100，假设在32位计算机中执行以下关系表达式，则结果为真的是〔〕I、i==(int)(float)iII、f==(float)(int)fIII、f==(float)(double)fIV、(d+f)–d==fA、仅I和IIB、仅I和IIIC、仅II和IIID、仅III和IV9、float型数据通常用IEEE754单精度浮点数格式表示，假设编译器将float型变量x分配在一个32位浮点存放器FR1中，且x=-8.25，则FR1的内容是〔〕A、C1040000HB、C2420000HC、C1840000HD、C1C20000H10、运算器虽由许多部件组成，但核心部件是〔〕A、算术逻辑运算单元ALUB、多路开关C、数据总线D、累加存放器ACC11、使用74LS181这种器件来构成一个16位的ALU，需要使用〔〕片。A、2B、4C、8D、1612、用4片74181和1片74182相配合，具有〔〕传递功能A、串行进位B、组内并行进位，组间串行进位C、组内串行进位，组间并行进位D、组内、组间均为并行进位答案：1、B2、D3、A4、D5、B6、D7、D8、B9、A10、A11、B12、D第七章练习习题〔一〕2017-05-10马辉安阳师院mh1、以下有关指令系统的说法中，错误的选项是〔〕A、指令系统是计算机硬件设计的重要依据B、指令系统是表征一台计算机功能的重要因素C、指令系统是计算机软件、硬件的界面D、指令系统和机器语言无关2、以下有关指令系统的说法中错误的选项是〔〕A、指令系统是一台机器硬件能执行的全体指令集合B、任何程序运行前都要先转化为机器语言程序C、指令系统只和软件设计有关，而与机器硬件设计无关D、指令系统在某种意义上，反映一台计算机硬件的功能3、有关一地址运算类指令的表达中，正确的选项是〔〕A、仅能有一个操作数，其地址由指令的地址码提供B、可能有一个操作数，也可能有两个操作数C、一定有两个操作数，另一个是隐含的D、指令的地址码字段存放的一定是操作码4、单地址指令中为了完成两个数的算术运算，除地址码指明一个操作数外，另一个数采用〔〕方式A、立即寻址B、隐含寻址C、间接寻址D、基址寻址5、程序控制类指令的功能是〔〕A、进展主存和CPU之间的数据传送B、改变程序执行的顺序C、进展CPU和外设之间的数据传送D、控制进、出栈操作6、一个计算机系统采用32位单字长指令，地址码为12位，如果定义了250条二地址指令，那么还可以有〔〕条单地址指令A、4KB、8KC、16KD、24K7、采用可变操作码的重要原则是〔〕A、操作码长度可变B、使用频率高的指令采用短操作码C、使用频率低的指令采用短操作码D、满足整数边界原则8、某指令系统指令字长为8位，每一个地址码3位，用扩展操作码技术。假设指令系统具有2条二地址指令，10条零地址指令，则最多有〔〕条一地址指令A、20B、14C、10D、69、以下说法中正确的选项是〔〕A、寻址方式是指令若何给出操作数或操作数地址B、所有指令的寻址方式都一样C、所有指令都有操作码和地址码D、指令的功能与采用的寻址方式无关10、假定指令中地址码所给出的是操作数的有效地址，则该指令采用〔〕寻址方式A、立即B、直接C、基址D、相对11、偏移寻址通过将某个存放器内容与一个形式地址相加而生成有效地址。以下寻址方式中，不属于偏移寻址方式的是〔〕A、间接寻址B、基址寻址C、相对寻址D、变址寻址12、以下几种寻址方式中，〔〕方式取操作数最快A、直接寻址B、存放器寻址C、相对寻址D、变址寻址13、〔〕方式便于数组的处理A、间接寻址B、变址寻址C、相对寻址D、基址寻址答案：1、D2、C3、B4、B5、B6、D7、B8、B9、D10、B11、A12、B13、B第七章练习习题〔二〕2017-05-11马辉安阳师院mh1、设指令中的地址码为A，变址存放器为X，程序计数器为PC，则变址寻址方式的操作数有效地址为〔〕A、〔PC〕+AB、〔A〕+〔X〕C、〔A+X〕D、A+〔X〕2、设指令中的地址码为A，变址存放器为X，基址存放器为B，程序计数器为PC，则变址加间接寻址方式的操作数有效地址EA为〔〕A、〔X〕+〔A〕B、〔X+B〕C、〔〔X〕+A〕D、〔A〕+〔PC〕3、如果指令中的地址码为A，变址存放器为X，基址存放器为B，则先间接再变址寻址方式的操作数有效地址EA为〔〕A、〔X+〔A〕〕B、〔X〕+〔A〕C、〔B+X〕+AD、〔A+X〕+B4、采用相对寻址方式的转移指令占两个字节，第一字节是操作码，第二字节是相对位移量〔用补码表示〕。每次CPU从存储器取出一个字节，并自动完成〔PC〕+1→PC。假设执行到该转移指令时PC的内容为2003H，要求转移到200AH地址，则该转移指令第二字节的内容应为〔〕A、05HB、08HC、F8HD、F5H5、假设某条指令的一个操作数采用变址寻址方式，变址存放器的内容为8H，指令中给出的形式地址为1200H，地址为1200H的内存单元中内容为12FCH，地址为12FCH的内存单元的内容为38B8H，则该操作数的有效地址为〔〕A、1200HB、1208HC、12FCHD、38B8H6、假设某条指令的一个操作数采用一次间址寻址方式，指令中给出的形式地址为1200H，地址为1200H的内存单元中内容为12FCH，地址为12FCH的内存单元的内容为38B8H，而38B8H单元的内容为88F9H，则该操作数的有效地址为〔〕A、1200HB、12FCHC、88F9HD、38B8H7、假设某条指令的一个操作数采用两次间址寻址方式，指令中给出的地址码为1200H，地址为1200H的内存单元中的内容为12FCH，地址为12FCH的内存单元的内容为38B8H，而38B8H单元的内容为88F9H，则该操作数的有效地址为〔〕A、1200HB、12FCHC、38B8HD、88F9H8、假设某条指令的一个操作数采用存放器间接寻址方式，假定指令中给出的存放器编号为8，8号存放器的内容为1200H，地址为1200H的内存单元中的内容为12FCH，地址为12FCH的内存单元的内容为38B8H，而38B8H单元的内容为88F9H，则该操作数的有效地址为〔〕A、1200HB、12FCHC、38B8HD、88F9H9、采用变址寻址可以扩大寻址范围，且通常〔〕A、变址存放器的内容由用户确定，在程序执行过程中不能改变B、变址存放器的内容由操作系统确定，在程序执行过程中不能改变C、变址存放器的内容由用户确定，在程序执行过程中可以改变D、变址存放器的内容由操作系统确定，在程序执行过程中可以改变10、以下关于RISC的表达中，错误的选项是〔〕A、RISC普遍采用微程序控制器B、RISC大多数指令在一个时钟周期内完成C、RISC的内部通用存放器数量相对CISC多D、RISC的指令数、寻址方式和指令格式种类相比CISC少11、对于CISC机和RISC机，以下说法错误的选项是〔〕A、RISC机的指令条数比CISC机少B、RISC机器的指令的平均字长比CISC机器指令的平均字长短C、对大多数计算任务来说，RISC机器程序所用的指令条数比CISC机器少D、RISC机器和CISC机器都在开展12、以下关于RISC的描述正确的选项是〔〕A、支持的寻址方式更多B、只有取数/存数指令访问存储器，其余指令的操作均在存放器之间进展C、指令条数多D、指令字长不固定答案：1、D2、C3、B4、A5、B6、B7、C8、A9、C10、A11、C12、B第七章练习习题〔三〕2017-05-12马辉安阳师院mh1、假设指令字长为16位，操作数的地址码为6位，指令有零地址和一地址两种格式。〔1〕设操作码固定，零地址指令有512种，则一地址指令最多有几种〔2〕采用扩展操作码技术，零地址指令有512种，则一地址指令最多有几种2、设某指令系统的指令字是16位，每个地址码为6位。假设二地址指令15条，一地址指令48条，则剩下的零地址指令最多可有多少条3、设某计算机有指令128种，用两种操作码编码方案：〔1〕用定长操作码编码方案设计其操作码编码。〔2〕如果在128种指令中常用指令有8种，使用频率到达80%，其余指令使用频率为20%，采用扩展操作码编码方案设计其操作码编码，并求出其操作码的平均长度。4、假设机器字长为8位，答复以下问题：〔1〕假设有8条指令，采用直接寻址的单地址指令格式，设计单字指令格式，问操作数可访问多少主存单元。〔2〕假设有128条指令，采用直接寻址的双地址指令格式〔双地址码长度相等〕，设计双字指令格式，问操作数可以访问多少主存单元。5、根据操作数所在的位置，指出其寻址方式的名称〔1〕操作数在存放器〔2〕操作数的地址在通用存放器中〔3〕操作数在指令中〔4〕操作数的地址在指令中〔5〕操作数地址的地址在指令中〔6〕操作数的地址为基址存放器内容与位移量之和〔7〕操作数的地址为变址存放器内容与位移量之和〔8〕操作数的地址为程序计数器内容与位移量之和〔9〕操作数为栈顶元素6、某微型机指令格式如以以下图：格式中D为位移量，X为寻址方式特征位，其中：X=00，直接寻址；X=01，用变址存放器R1进展变址；X=10，用变址存放器R2进展变址；X=11，相对寻址设〔PC〕=1234H，〔R1〕=0037H，〔R2〕=1122H，请确定如下代码的指令的有效地址：〔1〕4420H〔2〕2244H〔3〕1322H〔4〕3521H〔5〕6723H答案1、解：〔1〕操作码固定，一地址下操作码最短，固定为10位，共有编码1024种，减去零地址指令512种，能表示一地址指令最多有512种。〔2〕扩展操作码时，为表示512种零地址指令，需对较短10位操作码保存扩展标志8个〔8*26=512〕，此时一地址指令最多有1024–8=1016种。2、解：二地址指令有12位地址码，剩余前面有4位基本操作码，表示15条二地址指令后，剩余一个编码做扩展标志。一地址指令地址码6位，操作码10位〔在4位根基上增加6位〕，在高4位唯一的情况下，最多可表示64条一地址指令，实际需要有48条一地址指令，余下64-48=16个扩展标志，扩展到零地址指令后，最多可表示零地址指令有16*26=1024条。3、解：〔1〕定长设计需7位操作码，才能表示128条指令。〔2〕使用频率高的8条指令最少用4位操作码，16个编码中余下8个扩展标志，再扩展4位后，最多可表示8*24=128条指令，从而能表示完使用频率低的120条指令。此时平均译码位数为：80%*4+20%*8=4.8位。4、解：〔1〕8条指令需3位操作码，余下5位地址码可访问32个主存单元。〔2〕128条指令需7位操作码，可采用双字长指令格式，双地址指令且长度相等，每个地址应为4位，访问16个主存单元。5、解：〔1〕存放器寻址〔2〕存放器间接寻址〔3〕立即寻址〔4〕直接寻址〔5〕间接寻址〔6〕基址寻址〔7〕变址寻址〔8〕相对寻址〔9〕堆栈寻址6、解：〔1〕4420H展开为0100010000100000，与指令格式对照，为直接寻址，有效地址为指令地址D局部0020H〔2〕2244H展开对照，为用变址存放器R2进展变址，有效地址为1166H〔3〕1322H展开对照，为相对寻址，有效地址为1256H〔4〕3521H展开对照，为用变址存放器R1进展变址，有效地址为0058H〔5〕6723H展开对照，为相对寻址，有效地址为1257H第八章练习习题〔一〕2017-05-18马辉安阳师院mh1、CPU是指〔〕A、控制器B、运算器和控制器C、运算器、控制器和主存D、都不对2、在CPU的存放器中，〔〕对用户是透明的A、程序计数器B、状态存放器C、指令存放器D、通用存放器3、程序计数器的位数取决于〔〕A、存储器的容量B、机器字长C、指令字长D、都不对4、程序计数器用来存放指令地址，其位数和以下〔〕一样A、指令存放器IRB、主存数据存放器MDRC、程序状态存放器PSWD、主存地址存放器MAR5、CPU中的通用存放器〔〕A、只能存放数据，不能存放地址B、可以存放数据和地址C、既不能存放数据，也不能存放地址D、可以存放数据和地址，还可以替代指令存放器6、在计算机系统中表征程序和机器运行状态的部件是〔〕A、程序计数器B、累加存放器C、中断存放器D、程序状态字存放器7、数据存放器中既能存放源操作数，又能存放结果的称为〔〕A、锁存器B、堆栈C、累加器D、触发器8、指令存放器的位数取决于〔〕A、存储器的容量B、机器字长C、指令字长D、存储字长9、状态存放器用来存放〔〕A、算术运算结果B、逻辑运算结果C、运算类型D、算术、逻辑运算及测试指令的结果状态10、下面有关CPU的存放器的描述中，正确的选项是〔〕A、CPU中的所有存放器都可以被用户程序使用B、一个存放器不可能即作数据存放器，又作地址存放器C、程序计数器用来存放指令D、地址存放器的位数一般和存储器地址存放器MAR的位数一样答案：1、B2、C3、A4、D5、B6、D7、C8、C9、D10、D第八章练习习题〔二〕2017-05-19马辉安阳师院mh1、CPU中不包括〔〕A、存储器地址存放器B、指令存放器C、地址译码器D、程序计数器2、下面〔〕部件不包含在中央处理器CPU中A、ALUB、控制器C、存放器D、DRAM3、指令周期是指〔〕A、CPU从主存取出一条指令的时间B、CPU执行一条指令的时间C、CPU从主存取出一条指令加上执行这条指令的时间D、时钟周期时间4、从取指令开场到指令执行完成所需的时间，称之为〔〕A、时钟周期B、机器周期C、访存周期D、指令周期5、指令周期由一到几个机器周期组成，在第一个机器周期中〔〕A、从主存中取出指令字B、从主存中取出指令操作码C、从主存中取出指令地址码D、从主存中取出指令的地址6、下面有关指令周期的表达中，错误的选项是〔〕A、指令周期的第一个机器周期一定是取指周期B、所有指令的执行周期一样长C、在有间接寻址方式的指令周期中，至少访问两次内存D、在一条指令执行完毕、取下条指令之前查询是否有中断发生7、下面有关指令周期的表达中，错误的选项是〔〕A、指令周期的第一个子周期一定是取指子周期B、乘法指令的执行子周期和加法指令的执行子周期一样长C、在有间接寻址方式的指令周期中，至少访问两次内存D、在一条指令执行完毕、取下条指令之前查询是否有中断发生8、以下不会引起流水线阻塞的是〔〕A、数据旁路B、数据相关C、条件转移D、资源冲突9、超标量流水技术〔〕A、缩短原来流水线的处理周期B、在每个时钟周期内同时并发多条指令C、把多条能并行操作的指令组合成一条具有多个操作码字段的指令D、都不对10、和具有m个并行部件的处理器相比，一个m段流水线处理器〔〕A、具备同等水平的吞吐能力B、不具备同等水平的吞吐能力C、吞吐能力大于前者的吞吐能力D、吞吐能力小于前者的吞吐能力答案：1、C2、D3、C4、D5、A6、B7、B8、A9、B10、A第九章练习习题2017-05-22马辉安阳师院mh1、控制器的全部功能是〔〕A、产生时序信号B、从主存取出指令并完成指令操作码译码C、从主存取出指令、分析指令并产生有关的操作控制信号D、都不对2、指令译码器是对〔〕进展译码A、整条指令B、指令的操作码字段C、指令的地址码字段D、指令的地址3、CPU中控制器的功能是〔〕A、产生时序信号B、从主存取出一条指令C、产生指令操作的译码D、从主存取出指令，完成指令操作码的译码，并产生有关的操作控制信号，以解释执行该指令。4、时序控制信号发生器的作用是〔〕A、从主存中取出指令B、完成指令操作码的分析C、产生控制时序D、产生各种操作控制信号5、控制器时序的同步控制是〔〕A、只适用于CPU控制的方式B、由统一时序信号控制的方式C、所有指令执行时间都一样的方式D、不强调统一时序信