第6章-组合逻辑电路

第6章组合逻辑电路基础6.1基本逻辑门电路6.2集成逻辑门电路6.3组合逻辑电路功能分析6.4组合逻辑电路设计6.1基本逻辑门电路6.1.1与逻辑关系和与门与逻辑关系:仅当决定一个事件的全部条件都具备时,这个事件才会发生的因果关系.L～220VS2S1只有当开关S1和S2都闭合时,灯泡L才会亮,则灯泡L与开关S1和S2之间具有与逻辑关系.1.与逻辑关系6.1.1与逻辑关系和与门二极管与门电路+UCCRD1ABLD212VA、B为输入端，L为输出端。从A、B端输入的是低电平为0V高电平为5V的标准数字信号。2.与门下面分析当输入信号为高、低电平的不同组合时，输出信号的状态。ABLD1D2000导通导通01导通截止011导通导通110截止导通00v0v05v05v5v6.1.1与逻辑关系和与门与门工作原理：要使输出L为高电平，其条件是输入A与B必须都是高电平A、B的输入中只要有一个低电平，输出L就不能为高电平。ABLD1D2000导通导通01导通截止011导通导通110截止导通0逻辑表达式：L=A·B逻辑符号：&ABL与门逻辑真值表ABL0000111010016.1.2或逻辑关系和或门1.或逻辑关系或逻辑关系：当决定一个事件的所有条件中，只要具备一个或几个条件时，这个事件就会发生的因果关系。S2S1L～220V开关S1、S2并联，当S1、S2中只要有一个是闭合的灯L就会亮，只有一种情况，那就是开关S1、S2都是打开时，“灯亮”这件事情才不会发生。因此，“灯亮”这一结果与条件S1、S2闭合是“或”逻辑关系。6.1.2或逻辑关系和或门2.或门二极管或门电路RD1ABLD2A、B为输入端，L为输出端。从A、B端输入的是低电平为0V高电平为5V的标准数字信号。下面分析当输入信号为高、低电平的不同组合时，输出信号的状态。ABLD1D2000截止截止01截止导通111导通导通110导通截止10005v5v5v6.1.2或逻辑关系和或门ABLD1D2000截止截止01截止导通111导通导通110导通截止1或门工作原理要使输出L为高电平，其条件是输入A与B至少有一个高电平。只有A、B的输入中都为低电平，输出L才为低电平。逻辑表达式：L=A+B逻辑符号：或门逻辑真值表ABL000011101111ABL≥16.1.3非逻辑关系和非门1.非逻辑关系非逻辑关系：事件的结果和决定事件的条件总是相反的因果关系。S～220VRL开关S“接通”，则灯L“不亮”,开关S“不接通”，则灯L“亮”.“灯亮”与”开关接通”之间的关系就是非逻辑关系。6.1.3非逻辑关系和非门2.非门三极管非门电路+UCC-UBBAR1R2RCLT+UD0截止“1”“1”饱和“0”非门逻辑真值表AL0101非门逻辑表达式：非门逻辑符号：1AL6.1.4复合逻辑门1.与非门&ABC1LL’L&ABC三输入与非门逻辑表达式：

00010011101111011001011101011110ABLC与非门逻辑状态表6.1.4复合逻辑门2.或非门00010010101011001000011001001110ABLC或非门逻辑真值表逻辑表达式：LABC≥11LABC≥1L’6.1.4复合逻辑门3.与或非门&A1B1C1&A2B2C2L≥1B2B1LA1C1&≥1A2C2逻辑表达式：6.1.4复合逻辑门4.异或门异或门逻辑功能：当它的两个输入信号相同时，输出为

低电平；相异时，输出为高电平。逻辑符号：LAB=1逻辑表达式：异或门逻辑真值表ABL0000111011106.1.4复合逻辑门5.三态门三态门的输出除了可以由高电平和低电平两种状态外，还具有输出相当于断开的第三种状态，常称为高阻态或禁止态。&ABL&ABE低电平使能三态与门&ABL&E高电平使能三态与门例题1已知下列逻辑门电路及其输入波形如图所示，试画出输出F1、F2、F3

的波形，并写出逻辑式。门电路是实现一定逻辑关系的电路。类型:与门、或门、非门、与非门、或非门、异或门……

。1、用二极管、三极管实现2、数字集成电路(大量使用)1)TTL集成门电路

2)MOS集成门电路实现方法:门电路小结门电路小结门电路符号表示式与门&ABYABY≥1或门非门1YAY=ABY=A+BY=A与非门&ABYY=AB或非门ABY≥1Y=A+B异或门=1ABYY=A

BAB两输入端的与门、或门、与非门、或非门对应下列输入波形的输出波形分别如下：与门或门与门：全1才1；或门：有1就1与非门或非门与非门：有低必高，全高才低；或非门：有高必低，全低才高例题26.2集成逻辑门电路6.2.1TTL型集成逻辑门电路TTL是三极管-三极管逻辑电路的简称（Transistor-transistorlogic），它是构成逻辑电路的基础。与分立元件相比，具有速度快、可靠性高和微型化等优点，目前分立元件电路已被集成电路替代。下面介绍集成“与非”门电路的工作原理、特性和参数。一、TTL型与非门电路1.与非门的内部结构6.2集成逻辑门电路+5VABCV1R1R2V2V3V4V5R3R5R4FT1等效电路+5vA

B

CR1C1B12、TTL与非门的基本原理+5VABCV1R1R2V2V3V4V5R3R5R4uo(F)设uA=0.3V

则

VB1=0.3+0.7=1VRLuo=5–uBE3–uBE4–uR2（小）

=5–0.7–0.7=3.6VF=1拉电流VB1=1Vuo=3.6V•+5vA

B

CR1

C1B1V2、V5截止V3、

V4导通+5VABCV1R1R2V2V3V4V5R3R5R4uo(F)设uA=uB=uC=3.6V，输入端全部是高电平，

VB1升高，足以使V2,V5导通，uo=0.3V,F=0。且VB1=2.1V，V1发射结全部反偏。VC2=VCE2+VBE5=0.3+0.7=1V，使V3导通，V4截止。灌电流V1R1+VccVB1=2.1VVC2=1Vuo=0.3V5vA

B

CR1

C1B1由以上分析可知：当输入端A、B、C均为高电平时，输出端Y为低电平。当输入端A、B、C中只要有一个为低电平，输出端就为高电平,正好符合与非门的逻辑关系。ABCF&F=ABC3.TTL与非门的特性及参数（a）电压传输特性01231234Ui/VUO/Vcab（b）输出高电平UOH（c）输出低电平UOL（d）开门电平UON（e）关门电平UOFF（f）输入短路电流Iis（g）扇出系数N（h）平均延迟时间tpd输出高电平UOH典型值：3.6v标准高电平：USH=2.4v输出低电平UOL典型值：0.2v标准低电平：USL=0.4v+5VABV1R1R2V2V3V4V5R3R5R4FVDENVB1=1VEN=0时，VB1=1V，V2、V5截止；EN=1时，二极管VD截止，

F=AB，同TTL与非门。VB3=1V4.三态输出门电路二极管VD导通，使VB3=1VV3、V4截止，输出端开路（高阻状态）1.CMOS反相器(CMOS非门)AFVP+VDDVN当A为高电平时，VN导通VP截止，输出F为低电平。当A为低电平时，VP导通VN截止，输出F为高电平。UGS（th）：NMOS为正，PMOS为负。6.2.2MOS型集成逻辑门电路ABVP1VP2VN1VN2+VDDF2.CMOS与非门VP1

与VP2并联，VN1

与VN2串联；当AB都是高电平时VN1

与VN2同时导通VP1

与VP2同时截止；输出F为低电平。当AB中有一个是低电平时，VN1

与VN2中有一个截止，VP1

与VP2中有一个导通，输出F为高电平。UGS（th）：NMOS为正，PMOS为负。3.CMOS或非门BVP1VP2VN1VN2+VDDAF当AB中有一个是高电平，VN1

与VN2中有一个导通，VP1

与VP2中有一个截止，输出F为低电平。当AB都是低电平时，VN1

与VN2同时截止，VP1

与VP2同时导通；输出F为高电平。UGS（th）：NMOS为正，PMOS为负。6.3组合逻辑电路功能分析组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。分析过程：逻辑图逻辑表达式逻辑表达式化简逻辑真值表逻辑功能逻辑代数式逻辑图F=BC+AAB1C&F>1ABCF00011011101110001111010010111011真值表列下图逻辑电路的表达式和真值表例题1&1分析下图逻辑电路的功能。&1&ABFABABABF=ABAB=AB+AB真值表ABF001010100111功能:当A、B取值相同时，输出为1,是同或电路。AB=1FA+B=A•B反演定理：A•B=A+B例题2&1分析下图逻辑电路的功能。&1&ABF真值表ABF000011101110功能:当A、B取值不同时，输出为1,是异或电路。AB=1FF=AB+AB=AB+AB例题36.3.1异或门电路的分析由逻辑图得到逻辑表达式对逻辑表达式进行化简6.3.2加法器电路的分析由逻辑图写出H和J的逻辑表达式并化成最小项表达式：由最小项表达式直接列出真值表11110000001010111101100001110100ABJC加法器真值表H00001111被加数、加数以及低位的进位三者相加称为“全加”，实现全加操作的电路叫做全加器。AnBnCn-1Sn00000001101110001111010010111011真值表Cn011110001.全加器

COCnAnBnCISnCn-1全加器逻辑符号6.3.2加法器电路的分析四位二进制数加法器6.3.3比较器的分析由逻辑图得到输出的逻辑表达式一位比较器真值表A<BA=BA>BAB000010110010010110016.3.3比较器的分析两位数比较器逻辑表达式：其中6.3.4编码器的分析在数字系统中，把若干个0、1数码按照一定规则，编排成不同的二进制代码，用来表示不同信息（数字、字母、符号等）的过程称为编码。具有编码功能的逻辑电路成为编码器

n

位二进制代码有2n

种组合，可以表示2n

个信息。要表示N个信息所需的二进制代码应满足

2n

N2.编码器编码：用数字或符号来表示某一对象或信号的过程称为编码

n位二进制代码可以表示2n个信号8421编码：将十进制的十个数0、1、2…9编成二进制的8421代码6.3.4编码器的分析下图是一个键控式BCD8421编码器原理图逻辑表达式：6.3.4编码器的分析逻辑表达式：000输出输入B1B2B00

123456789B300011101000011110001101100000000001118421BCD码编码表6.3.4编码器的分析优先编码器8-3线优先权编码器当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。01111111111011111111110111111111

1011111111

1101111111

1110111111

1111011111

11111011DCBAY0Y2Y5Y4Y1Y3Y6Y7Y8Y9000100111001010101010111000000000001101

0111111110111111111108421编码器真值表A=Y1Y3Y5Y7Y9=Y1+Y3+Y5+Y7

+Y9B=Y2Y3Y6Y7C=Y4Y5Y6Y7D=Y8Y9

编码器编码器&&&&•••••••••••••••+5VR10DCBA0123456789

0111A=Y1Y3Y5Y7Y9D=Y8Y9B=Y2Y3Y6Y7C=Y4Y5Y6Y7000100111001010101010111000000000001101

00111111111

011111111

01111111

0111111

011111

01111

0111

011DCBAY0Y2Y5Y4Y1Y3Y6Y7Y8Y9

01

08421优先编码器真值表C=Y7Y8Y9+Y6Y7Y8Y9+Y5Y6Y7Y8Y9+Y4Y5Y6Y7Y8Y9=（Y7+Y6Y7+Y5Y6Y7+Y4Y5Y6Y7）Y8Y9=（Y7+Y6+Y5+Y4）Y8Y9消去法A+AB=A+B6.3.5译码器的分析

译码是编码的逆过程，即把原来赋予二进制代码的不同信息“翻译”出来的过程。具有译码功能的逻辑电路成为译码器。

作为典型例子，这里介绍二进制译码器和BCD8421码显示译码器。1.二进制译码器

译码是编码的反过程，将二进制代码按编码时的原意翻译成有特定意义的输出量。3.译码器变量译码器若输入变量的数目为n，则输出端的数目N=2n例如：2线—4线译码器、3线—8线译码器、

4线—16线译码器等。现以3线—8线译码器74LS138为例说明3-8线译码器逻辑图及符号6.3.5译码器的分析逻辑表达式：6.3.5译码器的分析输入ABCY0Y1Y2Y3Y4Y5Y6Y70000111111100110111111010110111110111110111110011110111101111110111101111110111111111110输出E0E1+E20000000011111111

译码是编码的反过程，将二进制代码按编码时的原意翻译成有特定意义的输出量。1.变量译码器若输入变量的数目为n，则输出端的数目N=2n例如：2线—4线译码器、3线—8线译码器、

4线—16线译码器等。现以3线—8线译码器74LS138为例说明A2A1A0Y0Y2Y5Y4Y1Y3Y6Y774LS138真值表00001110001111010010110101111111101111111101111111

10111111

11011111

11101111

11110111

111110Y0=A2A1A0Y1A2A1A0=Y2=A2A1A0Y7=A2A1A0……SCSASB+1010101010101010

10

11111111111111111A0

A2

A2

A2

A111A1A1A0

A0

&Y0=A2A1A0&…...&Y7=A2A1A0Y1A2A1A0=当SA=1、SB=SC=0时，才正常译码。1SASBSCG>12.显示译码器

在数字电路中，常常需要把运算结果用十进制数显示出来，这就要用显示译码器。

显示器件不同，相应的译码器也就不同，这里我们只介绍一种适用于七段式LED数码管的BCD8421码七段显示译码器。七段LED数码管有共阳极和共阴极两种类型。gfedcba6.3.5译码器的分析二-十进制编码显示译码器显示器件在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。2.显示译码器（1）显示器件：常用的是七段显示器件abcdfgabcdefg111111001100001101101e

abfgecd•fg

abedc•+abcdefg•abcdefg+++++•以半导体数码管为例，由特殊的半导体材料磷砷化镓组成，当一定的电流通过时，会发光。共阴极接法共阳极接法共有两种接法共阳极型abcgdef+共阴极型abcdefg七个LED的阴极连在一起，工作时接地，七个阳极接译码器输出，译码器输出高电平有效，使LED发光。七个LED的阳极连在一起，工作时接高电平，七个阴极接译码器输出，译码器输出低电平有效，使LED发光。6.3.5译码器的分析74LS48七段字形显示译码器的真值表A3A2A1A0

YaYbYcYdYeYfYg

显示字形0000111111000010110000…..1000111111

11001111011

1A3A2A1A0YaYbYcYdYeYf

YgabcdefgR+5V74LS48数码管A3A2A1A074LS48与数码管的连接七段显示译码器逻辑图逻辑表达式：6.3.5译码器的分析Q3Q2Q1Q0a

b

c

d

efg000011111100000101100001001011011012001111110013010001100114010110110115011010111116011111100007100011111118100111110119输入输出显示数码七段显示译码器真值表Q3Q2Q1Q0agfedcb译码器(共阴极)101001011116.3.6数据选择器和数据分配器1.数据选择器能够实现从多路数字信号通道中，选择指定的一路信号进行传输的逻辑部件叫做多路数据选择器。例如：四路数据选择器逻辑表达式:逻辑真值表:ABL00D0011101D1D2D36.3.6数据选择器和数据分配器2.数据分配器数据分配器是数据选择器的逆过程，它将一路数字信号送到多路数据通道中。数据分配器通常不用专门的芯片而是用译码器兼作。下图是一个用T3138型3-8线译码器构成的8路数据分配器。6.3.6数据选择器和数据分配器输入ABCY0Y1Y2Y3Y4Y5Y6Y71D000D11111111D0011D1111111D01011