数字逻辑电路全套电子整本书电子教案教学教程整套课件

数字逻辑电路第1章数制与编码学习要点了解数字电路的特点及分类。了解数制与编码的概念以及各种数制之间的转换。了解编码的概念以及8421码等几种常用的编码。第1章数制与编码1.1概述1.2数制1.3编码退出1.1概述1.1.1数字信号与数字电路模拟信号：在时间上和数值上连续的信号。数字信号：在时间上和数值上不连续的（即离散的）信号。uu模拟信号波形数字信号波形tt对模拟信号进行传输、处理的电子线路称为模拟电路。对数字信号进行传输、处理的电子线路称为数字电路。1.1.2数字电路的的特点与分类（1）工作信号是二进制的数字信号，在时间上和数值上是离散的（不连续），反映在电路上就是低电平和高电平两种状态（即0和1两个逻辑值）。（2）在数字电路中，研究的主要问题是电路的逻辑功能，即输入信号的状态和输出信号的状态之间的关系。（3）对组成数字电路的元器件的精度要求不高，只要在工作时能够可靠地区分0和1两种状态即可。1、数字电路的特点2、数字电路的分类（2）按所用器件制作工艺的不同：数字电路可分为双极型（TTL型）和单极型（MOS型）两类。（3）按照电路的结构和工作原理的不同：数字电路可分为组合逻辑电路和时序逻辑电路两类。组合逻辑电路没有记忆功能，其输出信号只与当时的输入信号有关，而与电路以前的状态无关。时序逻辑电路具有记忆功能，其输出信号不仅和当时的输入信号有关，而且与电路以前的状态有关。（1）按集成度分类：数字电路可分为小规模（SSI，每片数十器件）、中规模（MSI，每片数百器件）、大规模（LSI，每片数千器件）和超大规模（VLSI，每片器件数目大于1万）数字集成电路。集成电路从应用的角度又可分为通用型和专用型两大类型。1.2数制（1）进位制：表示数时，仅用一位数码往往不够用，必须用进位计数的方法组成多位数码。多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制，简称进位制。1.2.1数制（2）基数：进位制的基数，就是在该进位制中可能用到的数码个数。（3）位权（位的权数）：在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数。权数是一个幂。数码为：0～9；基数是10。运算规律：逢十进一，即：9＋1＝10。十进制数的权展开式：1、十进制５５５５５×１０３＝５０００５×１０２＝５００５×１０１＝５０５×１００＝５＝５５５５103、102、101、100称为十进制的权。各数位的权是10的幂。同样的数码在不同的数位上代表的数值不同。＋任意一个十进制数都可以表示为各个数位上的数码与其对应的权的乘积之和，称权展开式。即：(5555)10＝5×103

＋5×102＋5×101＋5×100又如：(209.04)10＝2×102

＋0×101＋9×100＋0×10－1＋4×10－22、二进制数码为：0、1；基数是2。运算规律：逢二进一，即：1＋1＝10。二进制数的权展开式：如：(101.01)2＝1×22

＋0×21＋1×20＋0×2－1＋1×2－2

＝(5.25)10加法规则：0+0=0，0+1=1，1+0=1，1+1=10乘法规则：0.0=0，0.1=0，1.0=0，1.1=1运算规则各数位的权是２的幂二进制数只有0和1两个数码，它的每一位都可以用电子元件来实现，且运算规则简单，相应的运算电路也容易实现。数码为：0～7；基数是8。运算规律：逢八进一，即：7＋1＝10。八进制数的权展开式：如：(207.04)10＝2×82

＋0×81＋7×80＋0×8－1＋4×8－2＝(135.0625)103、八进制4、十六进制数码为：0～9、A～F；基数是16。运算规律：逢十六进一，即：F＋1＝10。十六进制数的权展开式：如：(D8.A)16＝13×161

＋8×160＋10×16－1＝(216.625)10各数位的权是8的幂各数位的权是16的幂结论①一般地，N进制需要用到N个数码，基数是N；运算规律为逢N进一。②如果一个N进制数M包含ｎ位整数和ｍ位小数，即(an-1an-2…a1a0·a－1a－2…a－m)2则该数的权展开式为：(M)2

＝an-1×Nn-1

＋

an-2×Nn-2

＋…＋a1×N1＋

a0

×N0＋a－1×N-1＋a－2×N-2＋…＋a－m×N-m③由权展开式很容易将一个N进制数转换为十进制数。1.2.2数制转换（1）二进制数转换为八进制数：将二进制数由小数点开始，整数部分向左，小数部分向右，每3位分成一组，不够3位补零，则每组二进制数便是一位八进制数。将N进制数按权展开，即可以转换为十进制数。1、二进制数与八进制数的相互转换1101010.01000＝(152.2)8（2）八进制数转换为二进制数：将每位八进制数用3位二进制数表示。 =011111100.010110(374.26)82、二进制数与十六进制数的相互转换111010100.0110000＝(1D4.6)16=101011110100.01110110(AF4.76)16

二进制数与十六进制数的相互转换，按照每4位二进制数对应于一位十六进制数进行转换。3、十进制数转换为二进制数采用的方法—基数连除、连乘法原理：将整数部分和小数部分分别进行转换。整数部分采用基数连除法，小数部分采用基数连乘法。转换后再合并。整数部分采用基数连除法，先得到的余数为低位，后得到的余数为高位。小数部分采用基数连乘法，先得到的整数为高位，后得到的整数为低位。所以：(44.375)10＝(101100.011)2采用基数连除、连乘法，可将十进制数转换为任意的N进制数。1.3编码

用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码。

用以表示十进制数码、字母、符号等信息的一定位数的二进制数称为代码。1.3.1二-十进制编码

数字系统只能识别0和1，怎样才能表示更多的数码、符号、字母呢？用编码可以解决此问题。

二-十进制代码：用4位二进制数b3b2b1b0来表示十进制数中的0~9十个数码。简称BCD码。2421码的权值依次为2、4、2、1；余3码由8421码加0011得到；格雷码是一种循环码，其特点是任何相邻的两个码字，仅有一位代码不同，其它位相同。

用四位自然二进制码中的前十个码字来表示十进制数码，因各位的权值依次为8、4、2、1，故称8421BCD码。1.3.2可靠性编码1．格雷码格雷码的特点：从一个代码变为相邻的另一个代码时只有一位发生变化。2．奇偶校验码奇偶校验码分为奇校验码和偶校验码两种。校验位的编码规则是：对于奇校验码，若信息位中有偶数个1，则校验位为1；对于偶校验码，若信息位中有奇数个1，则校验位为1。1.3.3ASCII码ASCII码是美国信息交换标准代码，是一种8位二进制代码，b7~b1这7位二进制代码表示信息对象，b0为奇偶校验码。数字逻辑电路第2章逻辑代数学习要点掌握逻辑代数的基本运算法则、基本公式、基本定理和化简方法。了解不同类型逻辑表达式的相互转换以及最简与或表达式。能够熟练地运用真值表、逻辑表达式、卡诺图、波形图和逻辑图表示逻辑函数。第2章逻辑代数2.1逻辑代数的基本概念2.2逻辑代数的公式、定理和规则2.3逻辑函数的化简2.4逻辑函数的表示方法及其相互转换退出2.1

逻辑代数的基本概念事物往往存在两种对立的状态，在逻辑代数中可以抽象地表示为0和1，称为逻辑0状态和逻辑1状态。逻辑代数是按一定的逻辑关系进行运算的代数，是分析和设计数字电路的数学工具。在逻辑代数，只有０和１两种逻辑值，有与、或、非三种基本逻辑运算，还有与或、与非、与或非、异或几种导出逻辑运算。

逻辑代数中的变量称为逻辑变量，用大写字母表示。逻辑变量的取值只有两种，即逻辑0和逻辑1，0和1称为逻辑常量，并不表示数量的大小，而是表示两种对立的逻辑状态。逻辑是指事物的因果关系，或者说条件和结果的关系，这些因果关系可以用逻辑运算来表示，也就是用逻辑代数来描述。2.1.1基本逻辑运算1、与运算与逻辑的定义：仅当决定事件（Y）发生的所有条件（A，B，C，…）均满足时，事件（Y）才能发生。表达式为：开关A，B串联控制灯泡YＹ＝ＡＢＣ…两个开关必须同时接通，灯才亮。逻辑表达式为：Ｙ＝ＡＢA、B都断开，灯不亮。A断开、B接通，灯不亮。A接通、B断开，灯不亮。A、B都接通，灯亮。这种把所有可能的条件组合及其对应结果一一列出来的表格叫做真值表。将开关接通记作1，断开记作0；灯亮记作1，灯灭记作0。可以作出如下表格来描述与逻辑关系：功能表实现与逻辑的电路称为与门。与门的逻辑符号：Ｙ＝ＡＢ真值表逻辑符号2、或运算或逻辑的定义：当决定事件（Y）发生的各种条件（A，B，C，…)中，只要有一个或多个条件具备，事件（Y）就发生。表达式为：开关A，B并联控制灯泡YＹ＝Ａ＋Ｂ＋Ｃ＋…两个开关只要有一个接通，灯就会亮。逻辑表达式为：Ｙ＝Ａ+ＢA、B都断开，灯不亮。A断开、B接通，灯亮。A接通、B断开，灯亮。A、B都接通，灯亮。实现或逻辑的电路称为或门。或门的逻辑符号：Y=A+B真值表功能表逻辑符号3、非运算非逻辑指的是逻辑的否定。当决定事件（Y）发生的条件（A）满足时，事件不发生；条件不满足，事件反而发生。表达式为：Ｙ＝Ａ开关A控制灯泡Y实现非逻辑的电路称为非门。非门的逻辑符号：Y=AA断开，灯亮。A接通，灯灭。真值表功能表逻辑符号（1）与非运算：逻辑表达式为：（2）或非运算：逻辑表达式为：2.1.2复合逻辑运算（3）异或运算：逻辑表达式为：（4）与或非运算：逻辑表达式为：（1）逻辑表达式：由逻辑变量和与、或、非3种运算符连接起来所构成的式子。在逻辑表达式中，等式右边的字母A、B、C、D等称为输入逻辑变量，等式左边的字母Y称为输出逻辑变量，字母上面没有非运算符的叫做原变量，有非运算符的叫做反变量。（2）逻辑函数：如果对应于输入逻辑变量A、B、C、…的每一组确定值，输出逻辑变量Y就有唯一确定的值，则称Y是A、B、C、…的逻辑函数。记为

注意：与普通代数不同的是，在逻辑代数中，不管是变量还是函数，其取值都只能是0或1，并且这里的0和1只表示两种不同的状态，没有数量的含义。2.1.3逻辑函数及其相等概念（3）逻辑函数相等的概念：设有两个逻辑函数它们的变量都是A、B、C、…，如果对应于变量A、B、C、…的任何一组变量取值，Y1和Y2的值都相同，则称Y1和Y2是相等的，记为Y1=Y2。若两个逻辑函数相等，则它们的真值表一定相同；反之，若两个函数的真值表完全相同，则这两个函数一定相等。因此，要证明两个逻辑函数是否相等，只要分别列出它们的真值表，看看它们的真值表是否相同即可。证明等式：2.2逻辑代数的公式、定理和规则2.2.1逻辑代数的公式和定理（1）常量之间的关系（2）基本公式分别令A=0及A=1代入这些公式，即可证明它们的正确性。（3）基本定理利用真值表很容易证明这些公式的正确性。如证明A·B=B·A：(A+B)(A+C)=AA+AB+AC+BC分配率A(B+C)=AB+AC=A+AB+AC+BC等幂率AA=A=A(1+B+C)+BC分配率A(B+C)=AB+AC=A+BC0-1率A+1=1证明分配率：A+BA=(A+B)(A+C)证明：（4）常用公式分配率A+BC=(A+B)(A+C)互补率A+A=10-1率A·1=1互补率A+A=1分配率A(B+C)=AB+AC0-1率A+1=1例如，已知等式，用函数Y=AC代替等式中的A，根据代入规则，等式仍然成立，即有：（1）代入规则：任何一个含有变量A的等式，如果将所有出现A的位置都用同一个逻辑函数代替，则等式仍然成立。这个规则称为代入规则。2.2.2逻辑代数运算的基本规则（2）反演规则：对于任何一个逻辑表达式Y，如果将表达式中的所有“·”换成“＋”，“＋”换成“·”，“0”换成“1”，“1”换成“0”，原变量换成反变量，反变量换成原变量，那么所得到的表达式就是函数Y的反函数Y（或称补函数）。这个规则称为反演规则。例如：（3）对偶规则：对于任何一个逻辑表达式Y，如果将表达式中的所有“·”换成“＋”，“＋”换成“·”，“0”换成“1”，“1”换成“0”，而变量保持不变，则可得到的一个新的函数表达式Y＇，Y＇称为函数Y的对偶函数。这个规则称为对偶规则。例如：

对偶规则的意义在于：如果两个函数相等，则它们的对偶函数也相等。利用对偶规则,可以使要证明及要记忆的公式数目减少一半。例如：

注意：在运用反演规则和对偶规则时，必须按照逻辑运算的优先顺序进行：先算括号，接着与运算，然后或运算，最后非运算，否则容易出错。2.2.3逻辑函数的表达式一个逻辑函数的表达式可以有与或表达式、或与表达式、与非-与非表达式、或非-或非表达式、与或非表达式5种表示形式。一种形式的函数表达式相应于一种逻辑电路。尽管一个逻辑函数表达式的各种表示形式不同，但逻辑功能是相同的。1、逻辑函数的最小项及其性质（1）最小项：如果一个函数的某个乘积项包含了函数的全部变量，其中每个变量都以原变量或反变量的形式出现，且仅出现一次，则这个乘积项称为该函数的一个标准积项，通常称为最小项。

3个变量A、B、C可组成8个最小项：（2）最小项的表示方法：通常用符号mi来表示最小项。下标i的确定：把最小项中的原变量记为1，反变量记为0，当变量顺序确定后，可以按顺序排列成一个二进制数，则与这个二进制数相对应的十进制数，就是这个最小项的下标i。

3个变量A、B、C的8个最小项可以分别表示为：（3）最小项的性质：①任意一个最小项，只有一组变量取值使其值为1。③全部最小项的和必为1。ABCABC②任意两个不同的最小项的乘积必为0。2、逻辑函数的最小项表达式任何一个逻辑函数都可以表示成唯一的一组最小项之和，称为标准与或表达式，也称为最小项表达式对于不是最小项表达式的与或表达式，可利用公式A＋A＝1和A(B+C)＝AB＋BC来配项展开成最小项表达式。如果列出了函数的真值表，则只要将函数值为1的那些最小项相加，便是函数的最小项表达式。m1＝ABCm5＝ABCm3＝ABCm1＝ABC将真值表中函数值为0的那些最小项相加，便可得到反函数的最小项表达式。2.3逻辑函数的化简逻辑函数化简的意义：逻辑表达式越简单，实现它的电路越简单，电路工作越稳定可靠。2.3.1逻辑函数的最简表达式1、最简与或表达式乘积项最少、并且每个乘积项中的变量也最少的与或表达式。最简与或表达式2、最简与非与非表达式非号最少、并且每个非号下面乘积项中的变量也最少的与非-与非表达式。①在最简与或表达式的基础上两次取反②用摩根定律去掉下面的非号3、最简或与表达式括号最少、并且每个括号内相加的变量也最少的或与表达式。①求出反函数的最简与或表达式②利用反演规则写出函数的最简或与表达式4、最简或非或非表达式非号最少、并且每个非号下面相加的变量也最少的或非-或非表达式。①求最简或与表达式②两次取反５、最简与或非表达式非号下面相加的乘积项最少、并且每个乘积项中相乘的变量也最少的与或非表达式。①求最简或非-或非表达式③用摩根定律去掉下面的非号②用摩根定律去掉大非号下面的非号2.3.2逻辑函数的公式化简法1、并项法逻辑函数的公式化简法就是运用逻辑代数的基本公式、定理和规则来化简逻辑函数。利用公式Ａ＋Ａ＝1，将两项合并为一项，并消去一个变量。

若两个乘积项中分别包含同一个因子的原变量和反变量，而其他因子都相同时，则这两项可以合并成一项，并消去互为反变量的因子。运用摩根定律运用分配律运用分配律2、吸收法

如果乘积项是另外一个乘积项的因子，则这另外一个乘积项是多余的。运用摩根定律（１）利用公式Ａ＋ＡＢ＝Ａ，消去多余的项。（２）利用公式Ａ＋ＡＢ＝Ａ＋Ｂ，消去多余的变量。

如果一个乘积项的反是另一个乘积项的因子，则这个因子是多余的。３、配项法（１）利用公式Ａ＝Ａ（Ｂ＋Ｂ），为某一项配上其所缺的变量，以便用其它方法进行化简。（２）利用公式Ａ＋Ａ＝Ａ，为某项配上其所能合并的项。４、消去冗余项法利用冗余律ＡＢ＋ＡＣ＋ＢＣ＝ＡＢ＋ＡＣ，将冗余项ＢＣ消去。例：化简函数解：①先求出Y的对偶函数Y＇，并对其进行化简。②求Y＇的对偶函数，便得Ｙ的最简或与表达式。2.3.3逻辑函数的图形化简法1、卡诺图的构成逻辑函数的图形化简法是将逻辑函数用卡诺图来表示，利用卡诺图来化简逻辑函数。将逻辑函数真值表中的最小项重新排列成矩阵形式，并且使矩阵的横方向和纵方向的逻辑变量的取值按照格雷码的顺序排列，这样构成的图形就是卡诺图。卡诺图的特点是任意两个相邻的最小项在图中也是相邻的。（相邻项是指两个最小项只有一个因子互为反变量，其余因子均相同，又称为逻辑相邻项）。每个2变量的最小项有两个最小项与它相邻每个3变量的最小项有3个最小项与它相邻每个4变量的最小项有4个最小项与它相邻最左列的最小项与最右列的相应最小项也是相邻的最上面一行的最小项与最下面一行的相应最小项也是相邻的两个相邻最小项可以合并消去一个变量逻辑函数化简的实质就是相邻最小项的合并2、逻辑函数在卡诺图中的表示（1）逻辑函数是以真值表或者以最小项表达式给出：在卡诺图上那些与给定逻辑函数的最小项相对应的方格内填入1，其余的方格内填入0。m1m3m4m7m6m11m15m14（2）逻辑函数以一般的逻辑表达式给出：先将函数变换为与或表达式（不必变换为最小项之和的形式），然后在卡诺图上与每一个乘积项所包含的那些最小项（该乘积项就是这些最小项的公因子）相对应的方格内填入1，其余的方格内填入0。变换为与或表达式ＡＤ的公因子ＢＣ的公因子

说明：如果求得了函数Ｙ的反函数Ｙ，则对Ｙ中所包含的各个最小项，在卡诺图相应方格内填入0，其余方格内填入1。3、卡诺图的性质（1）任何两个（21个）标1的相邻最小项，可以合并为一项，并消去一个变量（消去互为反变量的因子，保留公因子）。（2）任何4个（22个）标1的相邻最小项，可以合并为一项，并消去2个变量。ＢＤＢＤＢＤＢＤ（3）任何8个（23个）标1的相邻最小项，可以合并为一项，并消去3个变量。ＤＢ

小结：相邻最小项的数目必须为个才能合并为一项，并消去一个变量。包含的最小项数目越多，即由这些最小项所形成的圈越大，消去的变量也就越多，从而所得到的逻辑表达式就越简单。这就是利用卡诺图化简逻辑函数的基本原理。２ｉ4、图形法化简的基本步骤逻辑表达式或真值表卡诺图11合并最小项①圈越大越好，但每个圈中标１的方格数目必须为个。②同一个方格可同时画在几个圈内，但每个圈都要有新的方格，否则它就是多余的。③不能漏掉任何一个标１的方格。最简与或表达式ＢＤＣＤＡＣＤ冗余项2233将代表每个圈的乘积项相加两点说明：①在有些情况下，最小项的圈法不只一种，得到的各个乘积项组成的与或表达式各不相同，哪个是最简的，要经过比较、检查才能确定。ＡＣＤ＋ＢＣＤ＋ＡＢＣ＋ＡＤ不是最简ＢＣＤ＋ＡＢＣ＋ＡＤ最简②在有些情况下，不同圈法得到的与或表达式都是最简形式。即一个函数的最简与或表达式不是唯一的。ＡＣ＋ＡＢＤ＋ＡＢＣ＋ＢＣＤＡＣ＋ＡＢＤ＋ＡＢＣ＋ＡＢＤ2.3.4含随意项的逻辑函数的化简随意项：函数可以随意取值（可以为0，也可以为1）或不会出现的变量取值所对应的最小项称为随意项，也叫做约束项或无关项。1、含随意项的逻辑函数例如：判断一位十进制数是否为偶数。不会出现不会出现不会出现不会出现不会出现不会出现

说明×111100111×111010110×110100101×110010100×101100011×10101001001001000011100010000YABCDYABCD输入变量A，B，C，D取值为0000～1001时，逻辑函数Y有确定的值，根据题意，偶数时为1，奇数时为0。

A，B，C，D取值为1010～1111的情况不会出现或不允许出现，对应的最小项属于随意项。用符号“φ”、“×”或“d”表示。随意项之和构成的逻辑表达式叫做随意条件或约束条件，用一个值恒为0的条件等式表示。含有随意条件的逻辑函数可以表示成如下形式：2、含随意项的逻辑函数的化简在逻辑函数的化简中，充分利用随意项可以得到更加简单的逻辑表达式，因而其相应的逻辑电路也更简单。在化简过程中，随意项的取值可视具体情况取0或取1。具体地讲，如果随意项对化简有利，则取1；如果随意项对化简不利，则取0。不利用随意项的化简结果为：利用随意项的化简结果为：3、变量互相排斥的逻辑函数的化简在一组变量中，如果只要有一个变量取值为1，则其它变量的值就一定为0，具有这种制约关系的变量叫做互相排斥的变量。变量互相排斥的逻辑函数也是一种含有随意项的逻辑函数。简化真值表2.4逻辑函数的表示方法及其相互转换2.4.1逻辑函数的表示方法1、真值表真值表：是由变量的所有可能取值组合及其对应的函数值所构成的表格。真值表列写方法：每一个变量均有0、1两种取值，n个变量共有2i种不同的取值，将这2i种不同的取值按顺序（一般按二进制递增规律）排列起来，同时在相应位置上填入函数的值，便可得到逻辑函数的真值表。例如：当A=B=1、或则B=C=1时，函数Y=1；否则Y=0。2、逻辑表达式逻辑表达式：是由逻辑变量和与、或、非3种运算符连接起来所构成的式子。函数的标准与或表达式的列写方法：将函数的真值表中那些使函数值为1的最小项相加，便得到函数的标准与或表达式。3、卡诺图卡诺图：是由表示变量的所有可能取值组合的小方格所构成的图形。逻辑函数卡诺图的填写方法：在那些使函数值为1的变量取值组合所对应的小方格内填入1，其余的方格内填入0，便得到该函数的卡诺图。4、逻辑图逻辑图：是由表示逻辑运算的逻辑符号所构成的图形。Ｙ＝ＡＢ＋ＢＣＡＢＢＣ５、波形图波形图：是由输入变量的所有可能取值组合的高、低电平及其对应的输出函数值的高、低电平所构成的图形。Ｙ＝ＡＢ＋ＢＣＡＢＣＹ００００００１００１０００１１１１０００１０１０１１０１１１１１００００Ｙ2.4.2逻辑函数表示方法之间的转换1、由真值表到逻辑图的转换真值表逻辑表达式或卡诺图11最简与或表达式化简2

或2&画逻辑图3&&≥1ABCA最简与或表达式&CBBAACABACYACBBAACY&&&ABCABAC若用与非门实现，将最简与或表达式变换乘最简与非-与非表达式32、由逻辑图到真值表的转换逻辑图逻辑表达式11最简与或表达式化简2&A≥1CBBAACY≥1≥12从输入到输出逐级写出最简与或表达式3真值表3数字逻辑电路第3章门电路学习要点掌握各种TTL门电路和CMOS门电路的逻辑功能。理解TTL门电路的主要参数及TTL电路与CMOS电路的主要差异。了解二极管、双极型晶体管和MOS管的开关特性，了解门电路的使用常识，集电极开路门、三态门、传输门等电路及功能。第3章门电路3.1半导体元件的开关特性3.2分立元件门电路3.3TTL集成门电路3.4CMOS集成门电路3.5集成门电路的使用退出3.1半导体元件的开关特性获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。逻辑0和1：电子电路中用高、低电平来表示。3.1.1二极管的开关特性逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。二极管符号：正极负极＋uD－uououi＝0V时，二极管截止，如同开关断开，uo＝0V。ui＝5V时，二极管导通，如同0.7V的电压源，uo＝4.3V。二极管的反向恢复时间限制了二极管的开关速度。Ui<0.5V时，二极管截止，iD=0。Ui>0.5V时，二极管导通。3.1.2晶体管的开关特性＋－RbRc+VCCbce＋－截止状态饱和状态iB≥IBSui=UIL<0.5Vuo=+VCCui=UIHuo=0.3V＋－RbRc+VCCbce＋－＋＋－－0.7V0.3V饱和区截止区放大区②ui=0.3V时，因为uBE<0.5V，iB=0，三极管工作在截止状态，ic=0。因为ic=0，所以输出电压：①ui=1V时，三极管导通，基极电流：因为0<iB<IBS，三极管工作在放大状态。iC=βiB=50×0.03=1.5mA，输出电压：三极管临界饱和时的基极电流：uo=uCE=UCC-iCRc=5-1.5×1=3.5Vuo=VCC=5V③ui＝3V时，三极管导通，基极电流：而因为iB>IBS，三极管工作在饱和状态。输出电压：uo＝UCES＝0.3V工作原理电路转移特性曲线输出特性曲线uiuiGDSRD+VDDGDSRD+VDDGDSRD+VDD截止状态ui<UTuo=+VDD导通状态ui>UTuo≈03.1.3场效应管的开关特性3.2分立元件门电路3.2.1二极管与门Y=ABY=A+B3.2.2二极管或门①uA＝0V时，三极管截止，iB＝0，iC＝0，输出电压uY＝VCC＝5V②uA＝5V时，三极管导通。基极电流为：iB＞IBS，三极管工作在饱和状态。输出电压uY＝UCES＝0.3V。三极管临界饱和时的基极电流为：3.2.3晶体管非门①当uA＝0V时，由于uGS＝uA＝0V，小于开启电压UT，所以MOS管截止。输出电压为uY＝VDD＝10V。②当uA＝10V时，由于uGS＝uA＝10V，大于开启电压UT，所以MOS管导通，且工作在可变电阻区，导通电阻很小，只有几百欧姆。输出电压为uY≈0V。3.2.4复合门电路1、DTL与非门由与门和非门连接而成2、DTL或非门由或门和非门连接而成3.3TTL集成门电路3.3.1TTL与非门①输入信号不全为1：如uA=0.3V，uB=3.6V3.6V0.3V1V则uB1=0.3+0.7=1V，T2、T5截止，T3、T4导通忽略iB3，输出端的电位为：输出Y为高电平。uY≈5―0.7―0.7＝3.6V3.6V3.6V②输入信号全为1：如uA=uB=3.6V2.1V则uB1=2.1V，T2、T5导通，T3、T4截止输出端的电位为：uY=UCES＝0.3V输出Y为低电平。功能表真值表逻辑表达式输入有低，输出为高；输入全高，输出为低。74LS00内含4个2输入与非门，74LS20内含2个4输入与非门。①A=0时，T2、T5截止，T3、T4导通，Y=1。②A=1时，T2、T5导通，T3、T4截止，Y=0。TTL非门3.3.2其他功能的TTL门电路①A、B中只要有一个为1，即高电平，如A＝1，则iB1就会经过T1集电结流入T2基极，使T2、T5饱和导通，输出为低电平，即Y＝0。②A＝B＝0时，iB1、i'B1均分别流入T1、T'1发射极，使T2、T'2、T5均截止，T3、T4导通，输出为高电平，即Y＝1。TTL或非门①A和B都为高电平（T2导通）、或C和D都为高电平（T‘2导通）时，T5饱和导通、T4截止，输出Y=0。②A和B不全为高电平、并且C和D也不全为高电平（T2和T‘2同时截止）时，T5截止、T4饱和导通，输出Y=1。TTL与或非门与门Y=AB=AB或门Y=A+B=A+B异或门问题的提出：为解决一般TTL与非门不能线与而设计的。①A、B不全为1时，uB1=1V，T2、T3截止，Y=1。接入外接电阻R后：②A、B全为1时，uB1=2.1V，T2、T3饱和导通，Y=0。外接电阻R的取值范围为：OC门3.3.3TTL集电极开路门和三态门TSL门①E＝0时，二极管D导通，T1基极和T2基极均被钳制在低电平，因而T2～T5均截止，输出端开路，电路处于高阻状态。结论：电路的输出有高阻态、高电平和低电平3种状态。②E＝1时，二极管D截止，TSL门的输出状态完全取决于输入信号A的状态，电路输出与输入的逻辑关系和一般反相器相同，即：Y=A，A＝0时Y＝1，为高电平；A＝1时Y＝0，为低电平。TSL门的应用：①作多路开关：E=0时，门G1使能，G2禁止，Y=A；E=1时，门G2使能，G1禁止，Y=B。②信号双向传输：E=0时信号向右传送，B=A；E=1时信号向左传送，A=B。③构成数据总线：让各门的控制端轮流处于低电平，即任何时刻只让一个TSL门处于工作状态，而其余TSL门均处于高阻状态，这样总线就会轮流接受各TSL门的输出。TTL系列集成电路①74：标准系列，前面介绍的TTL门电路都属于74系列，其典型电路与非门的平均传输时间tpd＝10ns，平均功耗P＝10mW。②74H：高速系列，是在74系列基础上改进得到的，其典型电路与非门的平均传输时间tpd＝6ns，平均功耗P＝22mW。③74S：肖特基系列，是在74H系列基础上改进得到的，其典型电路与非门的平均传输时间tpd＝3ns，平均功耗P＝19mW。④74LS：低功耗肖特基系列，是在74S系列基础上改进得到的，其典型电路与非门的平均传输时间tpd＝9ns，平均功耗P＝2mW。74LS系列产品具有最佳的综合性能，是TTL集成电路的主流，是应用最广的系列。3.3.4TTL集成电路的主要参数TTL与非门主要参数（1）输出高电平UOH：TTL与非门的一个或几个输入为低电平时的输出电平。产品规范值UOH≥2.4V，标准高电平USH＝2.4V。（2）高电平输出电流IOH：输出为高电平时，提供给外接负载的最大输出电流，超过此值会使输出高电平下降。IOH表示电路的拉电流负载能力。（3）输出低电平UOL：TTL与非门的输入全为高电平时的输出电平。产品规范值UOL≤0.4V，标准低电平USL＝0.4V。（4）低电平输出电流IOL：输出为低电平时，外接负载的最大输出电流，超过此值会使输出低电平上升。IOL表示电路的灌电流负载能力。（5）扇出系数NO：指一个门电路能带同类门的最大数目，它表示门电路的带负载能力。一般TTL门电路NO≥8，功率驱动门的NO可达25。（6）最大工作频率fmax：超过此频率电路就不能正常工作。（7）输入开门电平UON：是在额定负载下使与非门的输出电平达到标准低电平USL的输入电平。它表示使与非门开通的最小输入电平。一般TTL门电路的UON≈1.8V。（8）输入关门电平UOFF：使与非门的输出电平达到标准高电平USH的输入电平。它表示使与非门关断所需的最大输入电平。一般TTL门电路的UOFF≈0.8V。（9）高电平输入电流IIH：输入为高电平时的输入电流，也即当前级输出为高电平时，本级输入电路造成的前级拉电流。（10）低电平输入电流IIL：输入为低电平时的输出电流，也即当前级输出为低电平时，本级输入电路造成的前级灌电流。（11）平均传输时间tpd：信号通过与非门时所需的平均延迟时间。在工作频率较高的数字电路中，信号经过多级传输后造成的时间延迟，会影响电路的逻辑功能。（12）空载功耗：与非门空载时电源总电流ICC与电源电压VCC的乘积。3.4CMOS集成门电路3.4.1CMOS非门（1）uA＝0V时，TN截止，TP导通。输出电压uY＝VDD＝10V。（2）uA＝10V时，TN导通，TP截止。输出电压uY＝0V。①A、B当中有一个或全为低电平时，TN1、TN2中有一个或全部截止，TP1、TP2中有一个或全部导通，输出Y为高电平。②只有当输入A、B全为高电平时，TN1和TN2才会都导通，TP1和TP2才会都截止，输出Y才会为低电平。3.4.2其他功能的CMOS门电路CMOS与非门CMOS或非门①只要输入A、B当中有一个或全为高电平，TP1、TP2中有一个或全部截止，TN1、TN2中有一个或全部导通，输出Y为低电平。②只有当A、B全为低电平时，TP1和TP2才会都导通，TN1和TN2才会都截止，输出Y才会为高电平。与门Y=AB=AB或门Y=A+B=A+BCMOS与或非门CMOS异或门3.4.3CMOS漏极开路门、三态门和传输门CMOSOD门CMOSTSL门①E=1时，TP2、TN2均截止，Y与地和电源都断开了，输出端呈现为高阻态。②E=0时，TP2、TN2均导通，TP1、TN1构成反相器。可见电路的输出有高阻态、高电平和低电平3种状态，是一种三态门。CMOS传输门①C＝0、，即C端为低电平（0V）、端为高电平（＋VDD）时，TN和TP都不具备开启条件而截止，输入和输出之间相当于开关断开一样。②C＝1、，即C端为高电平（＋VDD）、端为低电平（0V）时，TN和TP都具备了导通条件，输入和输出之间相当于开关接通一样，uo＝ui。（1）CMOS电路的工作速度比TTL电路的低。（2）CMOS带负载的能力比TTL电路强。（3）CMOS电路的电源电压允许范围较大，约在3～18V，抗干扰能力比TTL电路强。（4）CMOS电路的功耗比TTL电路小得多。门电路的功耗只有几个μW，中规模集成电路的功耗也不会超过100μW。（5）CMOS集成电路的集成度比TTL电路高。（6）CMOS电路适合于特殊环境下工作。（7）CMOS电路容易受静电感应而击穿，在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好，尤其是CMOS电路多余不用的输入端不能悬空，应根据需要接地或接高电平。3.4.4CMOS集成电路的特点3.5集成门电路的使用3.5.1集成电路使用时的注意事项（1）对于各种集成电路，使用时一定要在推荐的工作条件范围内，否则将导致性能下降或损坏器件。（2）数字集成电路中多余的输入端在不改变逻辑关系的前提下可以并联起来使用，也可根据逻辑关系的要求接地或接高电平。TTL电路多余的输入端悬空表示输入为高电平；但CMOS电路，多余的输入端不允许悬空，否则电路将不能正常工作。（3）TTL电路和CMOS电路之间一般不能直接连接，而需利用接口电路进行电平转换或电流变换才可进行连接，使前级器件的输出电平及电流满足后级器件对输入电平及电流的要求，并不得对器件造成损害。3.5.2TTL电路和CMOS电路的连接数字逻辑电路第4章组合逻辑电路学习要点了解组合逻辑电路的特点和工作原理。掌握组合逻辑电路的分析方法。掌握组合逻辑电路的设计方法。了解组合逻辑电路中的竞争冒险现象及其消除方法。第4章组合逻辑电路4.1

组合逻辑电路的特点4.2组合逻辑电路的分析4.3组合逻辑电路的设计4.4组合逻辑电路中的竞争冒险退出4.1组合逻辑电路的特点组合电路：输出仅由输入决定，与电路当前状态无关；电路结构中无反馈环路（无记忆）4.2组合逻辑电路的分析逻辑图逻辑表达式11最简与或表达式化简22从输入到输出逐级写出最简与或表达式3真值表34电路的逻辑功能当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。4逻辑图逻辑表达式例：最简与或表达式真值表用与非门实现电路的输出Y只与输入A、B有关，而与输入C无关。Y和A、B的逻辑关系为：A、B中只要一个为0，Y=1；A、B全为1时，Y=0。所以Y和A、B的逻辑关系为与非运算的关系。电路的逻辑功能4.3组合逻辑电路的设计真值表电路功能描述例：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B闭合时为1，断开时为0；灯亮时Y为1，灯灭时Y为0。根据逻辑要求列出真值表。1穷举法12逻辑表达式或卡诺图最简与或表达式化简32已为最简与或表达式4逻辑变换5逻辑电路图用与非门实现用异或门实现真值表电路功能描述例：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表。1穷举法122逻辑表达式3卡诺图最简与或表达式化简45逻辑变换6逻辑电路图3化简4111Y=AB+AC564.4组合逻辑电路中的竞争冒险1、产生竞争冒险的原因在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。产生竞争冒险的原因：主要是门电路的延迟时间产生的。干扰信号2、消除竞争冒险的方法有圈相切，则有竞争冒险增加冗余项，消除竞争冒险数字逻辑电路学习要点掌握组合逻辑电路的分析方法与设计方法。掌握利用二进制译码器和数据选择器进行逻辑设计的方法。理解加法器、编码器、译码器等组合逻辑电路的工作原理和逻辑功能。了解加法器、编码器、译码器、数据选择器等中规模集成电路的使用方法。了解组合逻辑电路中的竞争冒险现象及其消除方法。第5章常用组合逻辑部件第5章常用组合逻辑部件5.1加法器5.2数值比较器5.3编码器5.4译码器5.5数据选择器5.6数据分配器退出5.1加法器1、半加器5.1.1半加器和全加器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。加数本位的和向高位的进位2、全加器能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。Ai、Bi：加数，Ci-1：低位来的进位，Si：本位的和，Ci：向高位的进位。全加器的逻辑图和逻辑符号

用与门和或门实现

用与或非门实现先求Si和Ci。为此，合并值为0的最小项。再取反，得：实现多位二进制数相加的电路称为加法器。1、串行进位加法器5.1.2加法器构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。特点：进位信号是由低位向高位逐级传递的，速度不高。2、并行进位加法器（超前进位加法器）进位生成项进位传递条件进位表达式和表达式4位超前进位加法器递推公式超前进位发生器加法器的级连集成二进制4位超前进位加法器5.1.3加法器的应用1、8421BCD码转换为余3码BCD码+0011=余3码2、二进制并行加法/减法器C0-1＝0时，B0=B，电路执行A+B运算；当C0-1＝1时，B1=B，电路执行A－B=A+B运算。3、二-十进制加法器修正条件5.2数值比较器用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。5.2.11位数值比较器设A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。得1位数值比较器的真值表。逻辑表达式逻辑图5.2.24位数值比较器真值表中的输入变量包括A3与B3、A2与B2、A1与B1

、A0与B0和A＇与B＇的比较结果，A＇>B＇、A＇<B＇和A＇=B＇。A＇与B＇是另外两个低位数，设置低位数比较结果输入端，是为了能与其它数值比较器连接，以便组成更多位数的数值比较器；3个输出信号L1(A＞B)、L2(A＜B)、和L3(A＝B)分别表示本级的比较结果。逻辑图5.2.3比较器的级联集成数值比较器串联扩展TTL电路：最低4位的级联输入端A＇>B＇、

A＇<B＇和A＇=B＇必须预先分别预置为0、0、1。CMOS电路：各级的级联输入端A＇>B＇必须预先预置为0

，最低4位的级联输入端A＇<B＇和A＇=B＇必须预先预置为0、1。并联扩展5.3编码器实现编码操作的电路称为编码器。5.3.1二进制编码器1、3位二进制编码器输入8个互斥的信号输出3位二进制代码真值表逻辑表达式逻辑图2、3位二进制优先编码器在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。设I7的优先级别最高，I6次之，依此类推，I0最低。真值表逻辑表达式逻辑图8线-3线优先编码器如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。3、集成3位二进制优先编码器ST为使能输入端，低电平有效。YS为使能输出端，通常接至低位芯片的端。YS和ST配合可以实现多级编码器之间的优先级别的控制。YEX为扩展输出端，是控制标志。YEX

＝0表示是编码输出；YEX

＝1表示不是编码输出。集成3位二进制优先编码器74LS148集成3位二进制优先编码器74LS148的真值表输入：逻辑0(低电平）有效输出：逻辑0(低电平）有效集成3位二进制优先编码器74LS148的级联16线-4线优先编码器5.3.2二-十进制编码器1、8421BCD码编码器输入10个互斥的数码输出4位二进制代码真值表逻辑表达式逻辑图2、8421BCD码优先编码器真值表逻辑表达式逻辑图3、集成10线-4线优先编码器5.4译码器把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。5.4.1二进制译码器设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。1、3位二进制译码器真值表输入：3位二进制代码输出：8个互斥的信号逻辑表达式逻辑图电路特点：与门组成的阵列2、集成二进制译码器74LS138A2、A1、A0为二进制译码输入端，为译码输出端（低电平有效），G1、、为选通控制端。当G1＝1、时，译码器处于工作状态；当G1＝0、时，译码器处于禁止状态。真值表输入：自然二进制码输出：低电平有效3、74LS138的级联二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。5.4.2二-十进制译码器1、8421BCD码译码器

把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。真值表逻辑表达式逻辑图将与门换成与非门，则输出为反变量，即为低电平有效。２、集成8421BCD码译码器74LS425.4.3显示译码器1、数码显示器

用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。b=c=f=g=1，a=d=e=0时c=d=e=f=g=1，a=b=0时共阴极2、显示译码器真值表仅适用于共阴极LED真值表a的卡诺图b的卡诺图c的卡诺图d的卡诺图e的卡诺图f的卡诺图g的卡诺图逻辑表达式逻辑图2、集成显示译码器74LS48引脚排列图功能表辅助端功能5.4.4译码器的应用1、用二进制译码器实现逻辑函数②画出用二进制译码器和与非门实现这些函数的接线图。①写出函数的标准与或表达式，并变换为与非-与非形式。2、用二进制译码器实现码制变换十进制码8421码十进制码余3码十进制码2421码3、数码显示电路的动态灭零5.5数据选择器5.5.14选1数据选择器真值表逻辑表达式地址变量输入数据由地址码决定从４路输入中选择哪１路输出。逻辑图5.5.2集成数据选择器集成双4选1数据选择器74LS153选通控制端S为低电平有效，即S=0时芯片被选中，处于工作状态；S=1时芯片被禁止，Y≡0。集成8选1数据选择器74LS15174LS151的真值表数据选择器的扩展5.5.3用数据选择器实现逻辑函数基本原理数据选择器的主要特点：（1）具有标准与或表达式的形式。即：（2）提供了地址变量的全部最小项。（3）一般情况下，Di可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。基本步骤确定数据选择器确定地址变量21n个地址变量的数据选择器，不需要增加门电路，最多可实现n＋1个变量的函数。3个变量，选用4选1数据选择器。A1=A、A0=B逻辑函数1选用74LS153274LS153有两个地址变量。求Di3（1）公式法函数的标准与或表达式：4选1数据选择器输出信号的表达式：比较L和Y，得：3画连线图44求Di的方法（2）真值表法C=1时L=1，故D0=CL=0，故D2=0L=1，故D3=1C=0时L=1，故D1=C求Di的方法（3）图形法D0D1D3D2用数据选择器实现函数：例①选用8选1数据选择器74LS151②设A2=A、A1=B、A0=C③求DiD0=DD2=1D6=1D4=DD1=DD3=0D7=0D5=1④画连线图5.6数据分配器5.6.11路-4路数据分配器由地址码决定将输入数据Ｄ送给哪１路输出。真值表逻辑表达式地址变量输入数据逻辑图5.6.２集成数据分配器及其应用集成数据分配器把二进制译码器的使能端作为数据输入端，二进制代码输入端作为地址码输入端，则带使能端的二进制译码器就是数据分配器。由74LS138构成的1路-8路数据分配器数据输入端G1=1G2A=0地址输入端数据分配器的应用数据分配器和数据选择器一起构成数据分时传送系统数字逻辑电路第6章触发器学习要点理解触发器的概念及各种触发器的工作原理。理解触发器逻辑功能各种描述方法。掌握各种触发器的逻辑功能。了解各种不同逻辑功能触发器之间的相互转换。第6章触发器6.1基本RS触发器6.2同步触发器6.3主从触发器退出6.4边沿触发器6.5不同类型触发器间的转换6.1基本RS触发器触发器是构成时序逻辑电路的基本逻辑部件。

它有两个稳定的状态：0状态和1状态；

在不同的输入情况下，它可以被置成0状态或1状态；

当输入信号消失后，所置成的状态能够保持不变。所以，触发器可以记忆1位二值信号。根据逻辑功能的不同，触发器可以分为RS触发器、D触发器、JK触发器、T和T´触发器；按照结构形式的不同，又可分为基本RS触发器、同步触发器、主从触发器和边沿触发器。6.1.1概述6.1.2基本RS触发器的逻辑功能分析电路组成和逻辑符号信号输入端，低电平有效。信号输出端，Q=0、Q=1的状态称0状态，Q=1、Q=0的状态称1状态，工作原理RSQ1001100①R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1；再由S=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0或复位。R端称为触发器的置0端或复位端。0110RSQ100②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1；再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。S端称为触发器的置1端或置位端。0111110③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。RSQ10001111不变100011RSQ10001111不变00不定？④R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。特性表（真值表）现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。次态：触发器接收输入信号之后所处的新的稳定状态。6.1.3基本RS触发器的逻辑功能描述次态Qn+1的卡诺图特性方程触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式状态图描述触发器的状态转换关系及转换条件的图形称为状态图01×1/1×/10/01/①当触发器处在0状态，即Qn=0时，若输入信号＝01或11，触发器仍为0状态；RS②当触发器处在1状态，即Qn=1时，若输入信号＝10或11，触发器仍为1状态；RSRS若＝10，触发器就会翻转成为1状态。RS若＝01，触发器就会翻转成为0状态。波形图反映触发器输入信号取值和状态之间对应关系的图形称为波形图RSQQ置1置0置1置1置1保持不允许基本RS触发器的特点（1）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。（2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。（3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。（4）在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。在数字电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为RS触发器。EN＝1时工作EN＝0时禁止1S2S6.1.4集成基本RS触发器6.2同步触发器6.2.1同步RS触发器RSCP＝0时，R=S=1，触发器保持原来状态不变。CP＝1时，工作情况与基本RS触发器相同。特性表特性方程CP=1期间有效主要特点波形图（1）时钟电平控制。在CP＝1期间接收输入信号，CP＝0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。（2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。不变不变不变不变不变不变置1置0置1置0不变CP=1期间有效将S=JQn、R=KQn代入同步RS触发器的特性方程，得同步JK触发器的特性方程：6.2.2同步JK触发器特性表JK=00时不变JK=01时置0JK=10时置1JK=11时翻转状态图波形图在数字电路中，凡在CP时钟脉冲控制下，根据输入信号J、K情况的不同，具有置0、置1、保持和翻转功能的电路，都称为JK触发器。CP=1期间有效将S=D、R=D代入同步RS触发器的特性方程，得同步D触发器的特性方程：6.2.3同步D触发器状态图波形图在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。集成同步D触发器CP1、2CP3、4POL＝1时，CP＝1有效，锁存的内容是CP下降沿时刻D的值；POL＝0时，CP＝0有效，锁存的内容是CP上升沿时刻D的值。6.3主从触发器6.3.1主从RS触发器工作原理（1）接收输入信号过程CP=1期间：主触发器控制门G7、G8打开，接收输入信号R、S，有：

从触发器控制门G3、G4封锁，其状态保持不变。1001（2）输出信号过程CP下降沿到来时，主触发器控制门G7、G8封锁，在CP=1期间接收的内容被存储起来。同时，从触发器控制门G3、G4被打开，主触发器将其接收的内容送入从触发器，输出端随之改变状态。在CP=0期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即Q、Q的值当然不可能改变。CP下降沿到来时有效特性方程逻辑符号电路特点主从RS触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP＝1期间接收输入信号，CP下降沿到来时触发翻转的特点。但其仍然存在着约束问题，即在CP＝1期间，输入信号R和S不能同时为1。代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程：将主从JK触发器没有约束。6.3.2主从JK触发器特性表时序图电路特点逻辑符号①主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP＝1期间接收输入信号，CP下降沿到来时触发翻转的特点。②输入信号J、K之间没有约束。③存在一次变化问题。带清零端和预置端的主从JK触发器RD=0，直接置0011110