集成电路设计（第4版）试卷及答案 卷5

PAGE共5页第2页学号姓名学号姓名密封线一、名词解释：MOS器件的体效应LVS(10分)MOS器件的体效应:假定NMOS的源极和衬底都接地，PMOS的源极和衬底都接高电位Vdd，则可以认为Vgs是加在栅极与衬底之间的。实际上，在许多场合，源极与衬底并不连接在一起。如下图1所示，通常情况下，衬底是接地的，但源极未必接地，它将影响VT值，使VT增大，这称为体效应。M2MM2M1图1NMOS管M2和M3源极不接地的情况LVS是版图与电路图的一致性检查（LVS，Layoutvs.Schematic），通过LVS，将所有元器件的参数，所有网络的节点，元件到节点及节点到元器件的关系一一扫描并进行比较。输出的结果是将所有不匹配的元器件、节点和端点都列在一个文件之中，并在电路图和提取的版图中显示出来。。二、在芯片上设计微带线时，如何考虑信号完整性问题?(10分)为了保证模型的精确度和信号的完整性，需要对互连线的版图结构加以约束和进行规整。为了减少信号或电源引起的损耗以及为了减少芯片面积，大多数连线应该尽量短。应注意微带线的趋肤效应和寄生参数。在长信号线上，分布电阻电容带来延迟；而在微带线长距离并行或不同层导线交叉时，要考虑相互串扰问题。三、用Verilog语言编写比较器和选择器的程序。（15分）比较器modulecompare_n(X,Y,XGY,XSY,XEY);input[width-1,0]X,Y;outputXGY,XSY,XEY;regXGY,XSY,XEY;parameterwidth=8;always@(XorY)beginif(X==Y)XEY=1;elseXEY=0;if(X>Y)XGY=1;elseXGY=0;if(X<Y)XSY=1;elseXSY=0;endendmodule选择器modulemux_2(out,a,b,sel);inputa,b,sel;outputout;regout;always@(aorborsel)begincase(sel)1’b1:out=a;1’b0:out=b;Default:out=’bx;endcaseendendmodule四、提高基本放大器的电压增益有哪些方法？(15分)（1）提高工作管的跨导，最简单的方法是增加它的宽长比。（2）减小衬底偏置效应的影响。（3）采用恒流源负载结构。（4）增大输出电阻五、在图所示的负跨导振荡器中，假设CP=0，只考虑M1和M2漏极结电容CDB，请解释为什么VDD可被视为控制电压，计算VCO的压控增益。（15分）LC压控振荡器的典型结构解：因为CDB随漏-衬底电压变化而变化，若VDD变化，振荡回路的谐振频率也随之变化。由于CDB两端的平均电压近似等于VDD，可以得到：CDB=由ωout=1/六、芯片测试可分为哪三种类型，给出这三种测试类型各自的特点。(10分)芯片测试可分为三类：在芯片测试、基座测试、封装测试。在芯片测试不需要键合封装，使用探针直接测试，芯片的焊盘要受到探针的限制。这样测试的寄生参数小,测试结果比较好，但测试芯片的工作环境与实际工作环境相差较大。基座测试，即将芯片压焊或键合，是将芯片输入、输出、电源、地线等焊盘通过金属丝、金属带或金属球与外部电路连接在一起的工序。金（铝）丝绑定是最简单和最容易实现的技术，但在高频时（>1GHz）会引入连线的寄生电感（1nH/mm）。封装测试是将芯片封装好后进行测试，测试芯片的工作环境就是实际的工作环境。引脚会引入寄生电容和电感。七、构思一个基本CMOS反相器电路，画出电路图，编写SPICE仿真文件，执行分析，观察结果并画出版图。（15分）.titleCH6-4 .include“models.sp” .globalvdd M1outin00nmosw=5ul=1.0u M2outinvddvddpmosw=5ul=1.0u Vccvdd05 Vinin0sin(0110G1ps0) .trans0.01u4u .printtransv(out) .end八、负载为大尺寸器件时，如何考虑前级电路的驱动能力？(10分)负载器件的尺寸越大，意味着本身的输入电容越大，对负载器件驱动所需要的驱动电流就越大，否则，电路的响应速度将因为前级驱动对电容充放电的速度不够（因前级驱动电流不够）而使速度性能劣化，这就要求前级具有一定的电流驱动能力。但是，接口单元的输入驱动由内部电路提供，如果希望该接口单元提供大电流以驱动外部的大负载，则内部电路的驱动也必须提高，这往往难以实现。为在不增加内部电路的负载的条