8-6-3 版图编辑与验证_第1页
8-6-3 版图编辑与验证_第2页
8-6-3 版图编辑与验证_第3页
8-6-3 版图编辑与验证_第4页
8-6-3 版图编辑与验证_第5页
已阅读5页，还剩3页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

18.6 基于Cadence平台的IC设计8.6.1版图设计的环境8.6.2原理图编辑与仿真8.6.3版图编辑与验证8.6.4CMOS差动放大器版图设计实例

2Cadence版图设计流程1.新建一个library/cell/view2.进行cell的版图编辑3.版图验证4.寄生提取与后仿真5.导出GDSII文件31.新建一个library/cell/view建新的designlibrary：lab点击Filenewlibrary弹出newlibrary窗口在name框键lab，右边选attachtoanexistingtechfile在弹出的窗口中选工艺库:chrt35rf在lab下建立一个cellview：inv:layout点击Filenewcellview弹出createnewfile窗口Libraryname:lab;cellname:inv;tool:选virtuoso4鼠标的位置与上一点的相对位置目前的command放大缩小的快速图示修改、移动及复制的快速图示量尺寸的快速图示这些是编辑时的快速图示，也可以使用hotkey，在编辑时可以配合shift做加选及ctrl做少选

Layouteditorwindow菜单项52.版图编辑操作选取版图的层矩形(recangle)、线(path)标尺(ruler)的使用图形尺寸调整(stretch)图形的移动和旋转图形的复制，删除图形属性修改63.版图验证由于加工过程中的一些偏差，版图设计需满足工艺厂商提供的设计规则要求，以保证功能正确和一定的成品率DRC：Designrulecheck版图设计不得改变电路设计内容，如元件参数和元件间的连接关系，因此要做版图与电路图的一致性检查LVS：Layoutvs.SchematicLayoutverifytool:Assura/Diva/Calibre74.寄生提取与后仿真实际的电路具有寄生效应，将会对原电路造成特性上的改变，完整的设计应考虑版图设计后的寄生影响实际电路仿真的精度取决于寄生模型的准确度寄生提取LPE：LayoutParasiticExtraction寄生提取后的网表包含大量的杂散元件，使后仿真时间增加，可采用devicereduction来解决Layoutparasiticextractiontool:dracula85.导出GDSII文件将版图数据转换成称之为GDS-II格式的码流数据导出GDSII文件CIW窗口，点击FileExportstream…弹出streamout窗口点击librarybro

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论