《数字电子技术项目式教程》课件16 时序小结_第1页
《数字电子技术项目式教程》课件16 时序小结_第2页
《数字电子技术项目式教程》课件16 时序小结_第3页
《数字电子技术项目式教程》课件16 时序小结_第4页
《数字电子技术项目式教程》课件16 时序小结_第5页
已阅读5页,还剩14页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

基本RS触发器在CP=0期间,G3、G4被封锁,触发器状态不变。在CP=1期间,触发器的状态才由输入信号R和S来决定。

同步RS触发器逻辑电路逻辑符号

R

S

Qn+1

0

0

Qn

0

1

1

1

0

0

1

1

不允许

JK触发器

JK触发器的逻辑符号(a)下降沿触发

(b)上升沿触发

JK触发器是在RS触发器基础上改进而来,在使用中没有约束条件。常见的JK触发器有主从结构的,也有边沿型的。D触发器

DQnQn+1000010101111

Qn+1=D

写出触发器的激励方程和输出方程利用上述输入方程求各触发器的次态方程由次态方程组画出状态表和状态图根据状态图分析电路功能时序分析

74LS290功能表CP1-Q3Q2Q1

5进制

CP0-Q02进制

CP下降沿有效

02.基本工作方式8421BCD码十进制计数:将Q0与CP1相连,计数脉冲CP由CP0输入8421BCD码十进制计数器计数计

态顺序Q3Q2Q1Q000000100012001030011401005010160110701118100091001100000二进制五进制2.基本工作方式5421BCD码十进制计数:把CP0和Q3相连,计数脉冲由CP1输入5421BCD码十进制计数器计数计

态顺序Q0Q3Q2Q100000100012001030011401005100061001710108101191100100000五进制二进制置9法逻辑图(a)8421BCD码接法;(b)5421BCD码接法

输入 输出CP R LD P T ABCD QAQBQCQDФ 0 Ф Ф Ф ФФФФ 0000↑ 1 0 Ф Ф ABCD

ABCDФ 1 1 0 Ф ФФФФ 保持Ф 1 1 Ф 0 ФФФФ 保持↑

1 1 1 1 ФФФФ 计数74LS161功能表分析如图所示电路QAQBQCQDPTOCLDCr74LS161ABCD&1CP0&1模7计数器的四种实现方法态序表A、B、C、D:并行数码输入端。Cr:异步清零端,低电平有效。SR:右移串行数码输入端。SL:左移串行数码输入端。S1、S0:工作方式控制端。

0111100011011直接清零保持右移(从QA向QD移动)左移(从QD向QA移动)并行输入CLRCPS1S0功

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论