芯片设计 CMOS模拟集成电路设计与仿真实例基于Cadence IC 617 课件 第6章 射频功率放大器

第6章

射频功率放大器芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617第1页/共26页第6章射频功率放大器6.1功率放大器概述6.1.1功率放大器性能参数6.1.2功率放大器类型6.1.3负载线匹配6.2实例分析：S波段功率放大器6.2.1电路搭建6.2.2电路参数仿真6.2.3负载牵引效应及最佳负载阻抗的匹配6.2.4指标测试及电路优化6.3本章小结第2页/共26页芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC6176.1功率放大器概述

射频放大器就是利用有源器件的放大能力对射频信号完成放大，多处于大信号模式，信号的输出功率通常较大，因此其放大管需要具备较强的电流驱动水平和较高的抗压能力。通过以下三个方面了解功率放大器：功率放大器性能参数功率放大器类型负载线匹配第3页/共26页芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC6176.1.1功率放大器性能参数功率放大器的典型性能参数包括工作频带、功率增益、饱和输出功率、1dB压缩点和三阶交调点、功率附加效率（Power-AddedEfficiency，PAE）和漏极效率等，在设计过程中通常需要折衷考虑。此处主要介绍输出功率、效率、线性度三个参数：输出功率：在工作频带内传输给负载的总功率，且该功率不包括谐波和杂散成分。输入信号的功率上升到某一值后，输出信号的功率不再随着输入继续增加，而是基本保持在一个较稳定的值，相当于达到饱和，此时的值就是饱和输出功率。芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617第4页/共26页6.1.1功率放大器性能参数功率放大器的典型性能参数包括工作频带、功率增益、饱和输出功率、1dB压缩点和三阶交调点、功率附加效率（Power-AddedEfficiency，PAE）和漏极效率等，在设计过程中通常需要折衷考虑。此处主要介绍输出功率、效率、线性度三个参数：效率：用来评估其将直流能量转化为射频能量的水平。通常有两种衡量方式（1）功率附加效率：（2）漏极效率：漏极效率通常比功率附加效率高，功率附加效率是最能体现功放效率的参数。芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617第5页/共26页6.1.1功率放大器性能参数功率放大器的典型性能参数包括工作频带、功率增益、饱和输出功率、1dB压缩点和三阶交调点、功率附加效率（Power-AddedEfficiency，PAE）和漏极效率等，在设计过程中通常需要折衷考虑。此处主要介绍输出功率、效率、线性度三个参数：线性度：针对复杂的数字调制方式，其发射系统的线性度通常还会用相邻信道功率比（ACPR）和错误向量幅度（EVM）来衡量。其中，相邻信道功率比主要考察系统由于非线性因素对相邻信道的干扰程度，而错误向量幅度表示的是信号错误向量的归一化长度，通常作为评估信号质量的参数芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617第6页/共26页6.1.2功率放大器类型

功率放大器主要分为传统型功率放大器和开关型功率放大器。

传统电流源型的功率放大器根据导通角不同，即输入信号在多少周期内是导通的这一标准，可分为A类、AB类、B类和C类四种；开关型功率放大器通过高驱动电压使功率放大器中的晶体管处于开关状态，导通时工作在线性区，截止时工作在截止区。控制晶体管在完全导通和完全截止的状态间瞬时切换。开关型功放可分成D类、E类和F类。芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617第7页/共26页6.1.2功率放大器类型

功率放大器具体分类与性能特点如表所示：在增益和线性度方面，传统型功率放大器的表现更好；但在输出功率和效率方面，开关型功率放大器更有优势。设计时需要折衷考虑。芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617第8页/共26页

类型工作模式导通角输出功率理论效率增益线性度传统型功率放大器A电流源2π中50%高极好AB电流源π~2π中50~78.5%中好B电流源π中78.50%中好C电流源0~π小78.5~100%低差开关型功率放大器D开关π大100%低差E开关π大100%低差F开关π大100%低差6.1.3负载线匹配

功率放大器通常采用负载线匹配以实现最大功率传输。负载线匹配条件：Vmax：最大承受电压；Imax：最大输出电流。信号源的电压电流限制芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617第9页/共26页6.2实例分析：S波段功率放大器使用ADE设计S波段的A类功率放大器，其设计指标具体为：频率：2.4GHz1dB压缩点输出功率：18dBm饱和功率：20dBm功率附加效率：＞30%电源电压：2.4V第10页/共26页芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC6176.2.1电路搭建运行CadenceIC，建立设计库并新建cellview；从工艺库中调入电路所需的器件；添加端口并将所有元件和端口进行连接；将此A类单管放大器电路制作成symbol；新建cellview搭建测试电路；A类单管放大器电路原理图第11页/共26页芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC6176.2.1电路搭建A类单管放大器测试电路第12页/共26页芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC6176.2.2电路参数仿真变量设定：amp=5,fre=2.4G,VDD=2.4V；ADE主窗口第13页/共26页芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617DC仿真；DC仿真菜单设置6.2.2电路参数仿真pss仿真pss仿真菜单设置第14页/共26页芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC6176.2.2电路参数仿真查看PSS仿真结果查看pss仿真结果第15页/共26页芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC6176.2.2电路参数仿真查看PSS仿真结果1dB压缩点输出功率15.84dBm；饱和输出功率大概为19.3dBm；距离指标仍然有一定距离，需要通过阻抗匹配的方法来对电路进行优化。功率放大器的1dB压缩点输出功率曲线第16页/共26页芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC6176.2.2电路参数仿真电路稳定性及S参数仿真验证PSP仿真菜单设置第17页/共26页芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC6176.2.2电路参数仿真查看S参数仿真结果查看S参数仿真结果第18页/共26页芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC6176.2.2电路参数仿真查看S参数仿真结果功率放大器的S22仿真结果第19页/共26页芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617稳定因子K仿真结果6.2.3负载牵引效应及最佳负载阻抗的匹配为使功放大器工作在最大功率输出状态，采用负载牵引进行输出匹配。第20页/共26页芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617调入portAdapter6.2.3负载牵引效应及最佳负载阻抗的匹配

portAdapter设置与变量赋值如图所示：第21页/共26页芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC6176.2.3负载牵引效应及最佳负载阻抗的匹配PSS仿真设置：pss仿真，与上述进行1dB压缩点输出功率的仿真类似；VariableName处选择“phase”，Start填入“0”，Stop填入“360”，numberofsteps处填入“20”，其余的仿真设计与之前相同。第22页/共26页芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617PSS仿真参数设置6.2.3负载牵引效应及最佳负载阻抗的匹配扫描结果分析：图中圆圈所环绕的中心点就是最佳功率匹配点Zopt，图中为归一化的坐标，为0.31-1.2*10-6*j，在后续设置阻抗时要记得乘以端口的特征阻抗50欧姆。第23页/共26页芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC6176.2.3负载牵引效应及最佳负载阻抗的匹配阻抗匹配：采用共轭匹配来进行输入阻抗匹配。将电路中的“portAdapter”删除，将输出port的阻抗设置为最佳功率匹配点的阻抗。进行S参数扫描，通过Smith圆图工具进行阻抗匹配即可得到完整的功率放大器的电路图。第24页/共26页芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617加入匹配的完整电路图最佳功率匹配点的阻抗设置6.2.4指标测试及电路优化功率附加效率：同样在pss仿真结束后，选择pss项下的“PowerAddedEff.”，“Select”项选择默认的“Output，InputandDCTerminals”，选择“2.4G”。功率附加效率仿真结果第25页/共26页芯片设计——CMOS模拟集成