计算机组成原理题库及答案解析

1.

(单选题)冯·诺依曼结构计算机中数据采用二进制编码表示,其主要原因是:A.仅二进制的运算规则简单、制造两个稳态的物理器件较容易B.仅二进制的运算规则简单、便于用逻辑门电路实现算术运算C.仅制造两个稳态的物理器件较容易、便于用逻辑门电路实现算术运算D.二进制的运算规则简单、制造两个稳态的物理器件较容易、便于用逻辑门电路实现算术运算我的答案:

D正确答案:

D5分答案解析：对于二进制的运算规则简单二进制由于只有0和1两种数值,运算规则较简单,都通过ALU部件转换成加法运算。对于制造两个稳态的物理器件较容易,二进制只需要高电平和低电平两个状态就可表示,这样的物理器件很容易制造。对于便于用逻辑门电路实现算术运算,二进制与逻辑晕相吻合。二进制的0和1正好与逻辑量的“真”和“假”相对应,因此用二进制数表示二值逻辑显得十分自然,采用逻辑门电路很容易实现运算。2.

(单选题)下列关于冯·诺依曼结构计算机基本思想的叙述中,错误的是:A.程序的功能都通过中央处理器执行指令实现B.指令和数据都用二进制数表示,形式上无差别C.指令按地址访问,数据都在指令中直接给出D.程序执行前,指令和数据需预先存放在存储器中我的答案:

C正确答案:

C5分答案解析：冯·诺依曼结构计算机的功能部件包括输入设备、输出设备、存储器、运算器和控制器,程序的功能都通过中央处理器(运算器和控制器)执行指令,A正确。指令和数据以同等地位存于存储器内,形式上无差别,只在程序执行时具有不同的含义,B正确。指令按地址访问,数据由指令的地址码指出,除立即寻址外,数据均存放在存储器内,C错误。在程序执行前,指令和数据需预先存放在存储器中,中央处理器可以从存储器存取代码,D正确。3.

(单选题)高级语言源程序转换为机器级目标代码文件的程序是:A.汇编程序B.链接程序C.编译程序D.解释程序我的答案:

C正确答案:

C5分答案解析：翻译程序是指把高级语言源程序转换成机器语言程序(目标代码)的软件。翻译程序有两种:一种是编译程序,它将高级语言源程序一次全部翻译成目标程序,每次执行程序时,只需执行目标程序,因此只要源程序不变,就无须重新编译。另一种是解释程序,它将源程序的一条语句翻译成对应的机器目标代码,并立即执行,然后翻译下一条源程序语句并执行,直至所有源程序语句全部被翻译并执行完。所以解释程序的执行过程是翻译一句执行一句,并且不会生成目标程序。汇编程序也是一种语言翻译程序,它把汇编语言源程序翻译为机器语言程序。汇编语言是一种面向机器的低级语言,是机器语言的符号表示,与机器语言一一对应。4.

(单选题)计算机硬件能够直接执行的是:A.仅机器语言程序B.仅机器语言程序、汇编语言程序C.仅机器语言程序、硬件描述语言程序D.机器语言程序、汇编语言程序、硬件描述语言程序我的答案:

A正确答案:

A5分答案解析：硬件能直接执行的只能是机器语言(二进制编码),汇编语言是增强机器语言的可读性和记忆性的语言,经过汇编后才能被执行。5.

(单选题)下列选项中,描述浮点数操作速度指标的是:A.MIPSB.CPIC.IPCD.MFLOPS我的答案:

D正确答案:

D5分6.

(单选题)下列选项中,能缩短程序执行时间的措施是:A.仅提高CPU时钟频率、优化数据通路结构B.仅提高CPU时钟频率、对程序进行编译优化C.仅优化数据通路结构、对程序进行编译优化D.提高CPU时钟频率、优化数据通路结构、对程序进行编译优化我的答案:

D正确答案:

D5分答案解析：CPU时钟频率(主频)越高,完成指令的一个执行步骤所用的时间就越短,执行指令的速度就越快,提高CPU时钟频率正确。数据通路的功能是实现CPU内部的运算器和寄存器及寄存器之间的数据交换,优化数据通路结构,可以有效提高计算机系统的吞吐量,从而加快程序的执行,优化数据通路结构正确。计算机程序需要先转化成机器指令序列才能最终得到执行,通过对程序进行编译优化可以得到更优的指令序列,从而使得程序的执行时间也越短,对程序进行编译优化正确。7.

(单选题)某计算机主频为1.2GHz,其指令分为4类,它们在基准程序中所占比例及CPI如下表所示。指令类型所占比例CPIA50%2B20%3C10%4D20%5该机的MIPS数是:A.100B.200C.400D.600我的答案:

C正确答案:

C5分答案解析：基准程序的平均CPI是2×0.5+3×0.2+4×0.1+5×0.2=3,计算机的主频为1.2GHz,为1200MHz,该机器的是MIPS为1200/3=400。8.

(单选题)假定基准程序A在某计算机上的运行时间为100秒,其中90秒为CPU时间,其余为I/O时间。若CPU速度提高50%,I/O速度不变,则运行基准程序A所耗费的时间是:A.55秒B.60秒C.65秒D.70秒我的答案:

D正确答案:

D5分答案解析：程序A的运行时间为100s,除去CPU时间90s,剩余10s为I/O时间。CPU提速后运行基准程序A所耗费的时间是T=90/1.5+10=70s。9.

(单选题)程序P在机器M上的执行时间是20秒,编译优化后,P执行的指令数减少到原来的70%,而CPI增加到原来的1.2倍,则P在M上的执行时间是:A.8.4秒B.11.7秒C.14秒D.16.8秒我的答案:

D正确答案:

D5分答案解析：假设原来指令条数为x,那么原CPI就为20/x,经过编译优化后,指令条数减少到原来的70%,即指令条数为0.7x,而CPI增加到原来的1.2倍,即24/x,那么现在P在M上的执行时间就为指令条数*CPI=0.7x*24/x=24*0.7=16.8秒,选D。10.

(单选题)假定计算机M1和M2具有相同的指令集体系结构(ISA),主频分别为1.5GHz和1.2GHz。在M1和M2上运行某基准程序P,平均CPI分别为2和1,则程序P在M1和M2上运行时间的比值是:A.0.4B.0.625C.1.6D.2.5我的答案:

C正确答案:

C5分答案解析：运行时间=指令数*CPI/主频。Ml的时间=指令数*2/1.5,M2的时间=指令数*1/1.2,两者之比为(2/1.5):(1/1.2)=1.6。因此选C。11.

(单选题)完整的计算机系统应包括:A.运算器、存储器、控制器B.外部设备和主机C.主机和使用程序D.配套的硬件设备和软件系统我的答案:

D正确答案:

D5分答案解析：计算机系统由硬件系统和软件系统组成。计算机硬件系统是指组成一台计算机的各种物理装置,它们由各种具体的器件组成,是计算机进行工作的物质基础。计算机硬件系统由输入设备、输出设备、运算器、存储器和控制器五部分组成。12.

(单选题)计算机系统的层次结构由低到高依次为:A.微程序设计级、一般机器级、操作系统级、汇编语言级、高级语言级B.一般机器级、微程序设计级、操作系统级、汇编语言级、高级语言级C.微程序设计级、一般机器级、操作系统级、高级语言级、汇编语言级D.微程序设计级、一般机器级、汇编语言级、高级语言级、操作系统级我的答案:

A正确答案:

A5分答案解析：计算机系统的层次结构由低到高依次为微程序设计级、一般机器级、操作系统级、汇编语言级、高级语言级。13.

(单选题)中央处理器(CPU)核心组成是:A.运算器和控制器B.存储器和运算器C.适配器和存储器D.控制器和存储器我的答案:

A正确答案:

A5分答案解析：中央处理器(CPU)核心组成是运算器和控制器。14.

(单选题)假定机器M的时钟频率为1.2GHz,某程序P在机器M上的执行时间为12s。对于P优化时,将其所有的“乘4”指令都换成了一条“左移2位”的指令,得到优化后的程序P′。已知在M上乘法指令的CPI为5,左移指令的CPI为2,P的执行时间是P′执行时间的1.2倍,则P中有多少条乘法指令被替换成了左移指令被执行?A.300MB.600MC.800MD.1.2G我的答案:

C正确答案:

C5分答案解析：P′的执行时间为10s,因此,P比P′多花了2s。所以,执行时被换成左移指令的乘法的条数为1.2G×2/(5-2)=800M。15.

(单选题)关于CPU主频、CPI、MIPS、MFLOPS,说法正确的是:A.CPU主频是指CPU系统执行指令的频率,CPI是执行一条指令平均使用的频率B.CPI是执行一条指令平均使用CPU时钟的个数,MIPS描述一条CPU指令平均使用的CPU时钟数C.MIPS是描述CPU执行指令的频率,MFLOPS是计算机系统的浮点数指令D.CPU主频指CPU使用的时钟脉冲频率,CPI是执行一条指令平均使用的CPU时钟数我的答案:

D正确答案:

D5分答案解析：CPU主频指CPU的时钟脉冲频率,CPI是执行一条指令平均使用的CPU时钟数。16.

(单选题)在用于科学计算的计算机中,标志系统性能的最有用的参数是:A.主时钟频率B.主存容量C.MFLOPSD.MIPS我的答案:

C正确答案:

C5分答案解析：MFLOPS是指每秒执行多少百万次浮点运算,该参数用来描述计算机的浮点运算性能,而用于科学计算的计算机主要评估浮点运算的性能。17.

(单选题)关于编译程序和解释程序,下列说法中错误的是:A.编译程序和解释程序的作用都是将高级语言程序转换成机器语言程序B.编译程序编译时间较长,运行速度较快C.解释程序方法较简单,运行速度也较快D.解释程序将源程序翻译成机器语言,并且翻译一条以后,立即执行这条语句我的答案:

C正确答案:

C5分答案解析：编译程序是先完整编译后运行的程序,如C、C++等;解释程序是一句一句翻译且边翻译边执行的程序,如JavaScript、Python等。由于解释程序要边翻译成机器语言边执行,因此一般速度较编译程序慢。18.

(单选题)对计算机的软硬件资源进行管理功能的是:A.操作系统B.数据库管理系统C.语言处理程序D.用户程序我的答案:

A正确答案:

A5分答案解析：操作系统的任务是对计算机的软硬件资源进行管理。19.

(单选题)某CPU的主频为8MHz,若已知每个机器周期平均包含4个时钟周期,该机的平均指令执行速度为0.8MIPS,该机的平均指令周期及每个指令周期含机器周期个数分别是:A.平均指令周期1.25μs;每个指令周期含机器周期2个B.平均指令周期1.25μs;每个指令周期含机器周期2.5个C.平均指令周期1.5μs;每个指令周期含机器周期2个D.平均指令周期1.5μs;每个指令周期含机器周期2.5个我的答案:

B正确答案:

B5分答案解析：时钟周期=1/(8MHz)=0.125×10-6s=125ns

机器周期=125ns×4=500ns=0.5μs

平均指令周期=1/(0.8MIPS)=1.25×10-6s=1.25μs

每个指令周期含机器周期个数=1.25μs/0.5μs=2.5个20.

(单选题)某CPU的时钟周期为0.4μs,若已知每个机器周期平均包含4个时钟周期,每个指令周期包含2.5个机器周期,则计算机的平均指令执行速度为多少MIPS?若要得到平均每秒40万次的指令执行速度,则应采用主频为多少的CPU芯片?A.平均指令执行速度为0.25MIPS;主频为2MHz的CPU芯片B.平均指令执行速度为0.5MIPS;主频为2MHz的CPU芯片C.平均指令执行速度为0.25MIPS;主频为4MHz的CPU芯片D.平均指令执行速度为0.5MIPS;主频为4MHz的CPU芯片我的答案:

C正确答案:

C5分答案解析：第1问:

机器周期=0.4μs×4=1.6μs

平均指令周期=1.6μs×2.5=4μs

平均指令执行速度=1/(4μs)=0.25MIPS

第2问:

平均指令周期=1/(0.4MIPS)=2.5×10-6s=2.5μs

机器周期=2.5μs/2.5=1μs

时钟周期=1μs/4=0.25μs

主频=1/(0.25μs)=4MHz21.

(单选题)由3个“1”和5个“0”组成的8位二进制补码,能表示的最小整数是A.-126B.-125C.-32D.-3我的答案:

B正确答案:

B5分答案解析：补码整数表示时,负数的符号位为1,数值位按位取反,末位加1,因此剩下的2个“1"在最低位时,表示的是最小整数,为10000011,转换成真值为-125。22.

(单选题)考虑以下C语言代码:

unsignedshortusi=65535;

shortsi=usi;

执行上述程序段后,si的值是A.-1B.-32767C.-32768D.-65535我的答案:

A正确答案:

A5分答案解析：unsignedshort类型为无符号短整型,长度为2字节,因此unsignedshortusi转换为二进制代码即1111111111111111。short类型为短整型,长度为2字节,在采用补码的机器上,shortsi的二进制代码为1111111111111111,因此si的值为-1,所以选A。23.

(单选题)假定编译器规定int和short型长度分别为32位和16位,执行下列C语言语句:

unsignedshortx=65530;unsignedinty=x;得到y的机器数为A.00007FFAHB.0000FFFAHC.FFFF7FFAHD.FFFFFFFAH我的答案:

B正确答案:

B5分答案解析：将一个16位unsignedshort转换成32位unsignedint,因为都是无符号数,新表示形式的高位用0填充。16位无符号整数所能表示的最大值为65535,其十六进制表示为FFFFH,因此x的十六进制表示为FFFFH-5H=FFFAH,所以y的十六进制表示为0000FFFAH。排除法:先直接排除C、D,然后分析余下选项的特征。由于A、B的值相差几乎近1倍,可采用算出00010000H(接近B且好算的数)的值,再推断出答案。24.

(单选题)有如下C语言程序段:shortsi=-32767;

unsignedshortusi=si;

执行上述两条语句后,usi的值为A.-32767B.32767C.32768D.32769我的答案:

D正确答案:

D5分答案解析：结合题干及选项可知,short为16位。因C语言中的数据在内存中为补码表示形式,si对应的补码二进制表示为1000000000000001B,最前面的一位”1”为符号位,表示负数,即-32767。由signed型转化为等长的unsigned型数据时,符号位成为数据的一部分,即负数转化为无符号数(即正数)时,其数值将发生变化。usi对应的补码二进制表示与si的表示相同,但表示正数,为32769。25.

(单选题)float型数据通常用IEEE754单精度浮点数格式表示。若编译器将float型变量x分配到一个32位浮点寄存器FR1中,且x=-8.25,则FR1的内容是A.C1040000HB.C2420000HC.C1840000HD.C1C20000H我的答案:

A正确答案:

A5分答案解析：首先将十进制数转换为二进制数-1000.01,接着把它写成规格化形式-1.00001×23(按IEEE754标准),然后计算阶码的移码(偏置值+阶码真值),根据IEEE754标准隐藏最高位的“1”,又E-127=3,所以E=130=10000010(2)数据存储为1位数符+8位阶码(含阶符)+23位尾数,得到的短浮点数代码的符号位为1,阶码为10000010,尾数为00001000000000000000000,即

11000001000001000000000000000000,求得C104000H。26.

(单选题)某数采用IEEE754单精度浮点数格式表示为C6400000H,则该数的值是A.-1.5×213B.-1.5×212C.-0.5×213D.-0.5×212我的答案:

A正确答案:

A5分答案解析：IEEE754单精度浮点数格式为C6400000H,二进制格式为11000110010000000000000000000000,转换为标准的格式为:S为1,阶码为10001100尾数为10000000000000000000000,因此,选A。27.

(单选题)float类型(即IEEE754单精度浮点数格式)能表示的最大正整数是A.2126-2103B.2127-2104C.2127-2103D.2128-2104我的答案:

D正确答案:

D5分答案解析：IEEE754标准的单精度浮点数,是尾数采用隐藏位策略的原码表示,且阶码用移码表示的浮点数。规格化的短浮点数的真值为:(-1)S×1.f×2E-127,S为符号位,E的取值为1~254(8位表示),f为23位;故float类型能表示的最大整数是1.111…1×2254-127=2127×(2-2-23)=2128-2104。28.

(单选题)IEEE754单精度浮点格式表示的数中,最小的规格化正数是:A.1.0×2-126B.1.0×2-127C.1.0×2-128D.1.0×2-149我的答案:

A正确答案:

A5分答案解析：IEEE754单精度浮点数的符号位、阶码位、尾数位(省去正数位1)所占的位数分别是1、8、23。最小正数,数符位取0,移码的取值范围是1-254,取l,得阶码值1-127=-126(127为我们规定的偏置值),尾数取全0,最终推出最小规格化正数为A选项。29.

(单选题)float型数据通常用IEEE754单精度浮点格式表示。假设两个float型变量x和y分别存放在32位寄存器f1和f2中,若(f1)=CC900000H,(f2)=B0C00000H,则x和y之间的关系为A.x<y且符号相同B.x<y且符号不同C.x>y且符号相同D.x>y且符号不同我的答案:

A正确答案:

A5分答案解析：(f1)和(f2)对应的二进制分别是(110011001001……)2和(101100001100……)2,根据IEEE754浮点数标准,可知(f1)的数符为1,阶码为10011001,尾数为1.001,而(f2)的数符为1,阶码为01100001,尾数为1.1,则可知两数均为负数,符号相同,B、D排除,(f1)的绝对值为1.001×2-26,(f2)的绝对值为1.1×2-30,则(f1)的绝对值比(f2)的绝对值大,而符号为负,真值大小相反,即(f1)的真值比(f2)的真值小,即x<y,选A。30.

(单选题)假定变量i、f和d的数据类型分别为int、float和double(int用补码表示,float和double分别用IEEE754单精度和双精度浮点数格式表示),已知i=785,f=1.5678e3,d=1.5e100。若在32位机器中执行下列关系表达式,则结果为“真”的是A.仅i==(int)(float)i、f==(float)(int)fB.仅i==(int)(float)i、f==(float)(double)fC.仅f==(float)(int)f、f==(float)(double)fD.仅f==(float)(double)f、(d+f)-d==f我的答案:

B正确答案:

B5分答案解析：题中三种数据类型强制类型转换的顺序为int-float-double,int表示的类型为整数,若将float转换为int,小数位部分会被舍去,而int是精确到32位的整数,float只保存到1+23位,因此一个长为32位的int整数在转换为float时也会有损失,但i<1024(10位),因此i==(int)(float)i正确。double的精度和范围都比float大,float转换为double不会有损失,f==(float)(double)f正确。由于(int)f=1,小数点后面4位丢失,故f==(float)(int)f错。对于(d+f)-d==f,初看似乎没有问题,但浮点运算d+f时需要对阶,对阶后f的尾数有效位被舍去而变为0,因此d+f仍然为d,再减去d后结果为0,因此IV结果不为真。

注意:从int转换为float时,虽然不会发生溢出,但由于尾数位数的关系,可能有数据舍入,而转换为double则能保留精度。31.

(单选题)一个C语言程序在一台32位机器上运行。程序中定义了三个变量x、y和z,其中x和z为int型,y为short型。当x=127,y=-9时,执行赋值语句z=x+y后,x、y和z的值分别是A.x=0000007FH,y=FFF9H,z=00000076HB.x=0000007FH,y=FFF9H,z=FFFF0076HC.x=0000007FH,y=FFF7H,z=FFFF0076HD.x=0000007FH,y=FFF7H,z=00000076H我的答案:

D正确答案:

D5分答案解析：结合题干及选项可知,int为32位,short为16位;又因C语言的数据在内存中为补码形式,因此x、y的机器数写为0000007F、FFF7H。执行z=x+y时,由于x为int型,y为short型,因此需将y的类型强制转换为int型,在机器中通过符号位扩展实现,由于y的符号位为1,因此在y的前面添加16个1,即可将y强制转换为int型,其十六进制形式为FFFFFFF7H。然后执行加法,即0000007FH+FFFFFFF7H=00000076H,其中最高位的进位1自然丢弃。在计算机算术运算中,有时必须把采用给定位数表示的数转换成具有不同位数的某种表示形式。例如,某个程序需要将一个8位数与另外一个32位数相加,要想得到正确的结果,在将8位数与32位数相加之前,必须将8位数转换成32位数形式,这称为"符号扩展"。正数的符号扩展非常简单,即原有形式的符号位移动到新形式的符号位上,新表示形式的所有附加位都用0进行填充。负数的符号扩展方法则根据机器数的不同而不同。原码表示负数的符号扩展方法与正数相同,只不过此时符号位为1。补码表示负数的符号扩展方法∶原有形式的符号位移动到新形式的符号位上,新表示形式的所有附加位都用1(对于整数)或0(对于小数)进行填充。反码表示负数的符号扩展方法∶原有形式的符号位移动到新形式的符号位上,新表示形式的所有附加位都用1进行填充。注意:数据转换时应注意的问题如下:1)有符号数和无符号数之间的转换。例如,由signed型转换力等长unsigned型数据时,符号位成为数据的一部分,即负数转换为无符号数时,数值将发生变化。同理,由unsigned转换为signed时最高位作为符号位,也可能发生数值变化。2)数据的截取与保留。当一个浮点数转换为整数时,浮点数的小数部分全部舍去,并按整数形式存储。但浮点数的整数部分不能超过整型数允许的最大范围,否则溢出。3)数据转换中的精度丢失。四舍五入会丢失一些精度,截去小数也会丢失一些精度。此外,数据由long型转换为float型或double型时,有可能在存储时不能准确地表示该长整数的有效数字,精度也会受到影响。4)数据转换结果的不确定性。当较长的整数转换为较短的整数时,要将高位截去。例如,long型转换为short型,只将低16位送过去,这样就会产生很大的误差。浮点数降格时,如double型转换为float型,当数值超过float型的表示范围时,所得到的结果将是不确定的。32.

(单选题)假定有4个整数用8位补码分别表示r1=FEH,r2=F2H,r3=90H,r4=F8H,若将运算结果存放在一个8位寄存器中,则下列运算中会发生溢出的是A.r1×r2B.r2×r3C.r1×r4D.r2×r4我的答案:

B正确答案:

B5分答案解析：本题的真正意图是考查补码的表示范围,而不是补码的乘法运算。采用补码乘法规则计算出4个选项是费力不讨好的做法,且极易出错。8位补码所能表示的整数范围为-128~+127。将4个数全部转换为十进制数:r1=-2,r2=-14,r3=-112,r4=-8,得r2×r3=1568,远超出了表示范围,发生溢出。33.

(单选题)某字长为8位的计算机中,已知整型变量x、y的机器数分别为[x]补=11110100,[y]补=10110000。若整型变量z=2*x+y/2,则z的机器数为A.11000000B.00100100C.10101010D.溢出我的答案:

A正确答案:

A5分答案解析：将x左移一位,y右移一位,两个数的补码相加的机器数为11000000,答案选择A。34.

(单选题)假定带符号整数采用补码表示,若int型变量x和y的机器数分别是FFFFFFDFH和00000041H,则x、y的值以及x-y的机器数分别是A.x=-65,y=41,x-y的机器数溢出B.x=-33,y=65,x-y的机器数为FFFFFF9DHC.x=-33,y=65,x-y的机器数为FFFFFF9EHD.x=-65,y=41,x-y的机器数为FFFFFF96H我的答案:

C正确答案:

C5分答案解析：利用补码转换成原码的规则:负数符号位不变数值位取反加一;正数补码等于原码。两个机器数对应的原码是[x]原=80000021H,对应的数值是-33,[y]原=[y]补=00000041H=65。排除A、D。x-y直接利用补码减法准则,[x]补-[y]补=[x]补+[-y]补,-y的补码是连同符号位取反加一,最终减法变成加法,得出结果为FFFFFF9EH。35.

(单选题)整数x的机器数为11011000,分别对x进行逻辑右移1位和算术右移1位操作,得到的机器数各是A.11101100、11101100B.01101100、11101100C.11101100、01101100D.01101100、01101100我的答案:

B正确答案:

B5分答案解析：逻辑移位:左移和右移空位都补0,且所有数字参与移动;算术移位:符号位不参与移动,右移空位补符号位,左移空位补0。根据该规则,轻松选出B。36.

(单选题)浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示,且位数分别为5位和7位(均含2位符号位)。若有两个数X=27×29/32,Y=25×5/8,则用浮点加法计算X+Y的最终结果是A.001111100010B.001110100010C.010000010001D.发生溢出我的答案:

D正确答案:

D5分答案解析：X的浮点数格式为00,111；00,11101（分号前为阶码，分号后为尾数），Y的浮点数格式为00,101；00,10100。然后根据浮点数的加法步骤进行运算。对阶。X,Y阶码相减，即00,111-00,101=00,111+11,0111=00,010,可知X的阶码比Y的价码大2（这一步可直接目测）。根据小阶向大阶看齐的原则，将Y的阶码加2,尾数右移2位，将Y变为00,111;00,00101。尾数相加。即00,11101+00,00101=01,00010,尾数相加结果符号位为01,因此需要右规。规格化。将尾数右移l位，阶码加1,得X+Y为01,000;00,10001。判断溢出。阶码符号位为01,说明发生溢出。本题容易误选B、C,因为B、C本身并无计算错误，只是它们不是最终结果，选项B少了第3步和第4步，选项C少了第4步。37.

(单选题)下列有关浮点数加减运算的叙述中,正确的是A.仅右规和尾数舍入都可能引起阶码上溢、左规时可能引起阶码下溢B.仅对阶操作不会引起阶码上溢或下溢、右规和尾数舍入都可能引起阶码上溢、尾数溢出时结果不一定溢出C.

仅对阶操作不会引起阶码上溢或下溢、左规时可能引起阶码下溢、尾数溢出时结果不一定溢出D.对阶操作不会引起阶码上溢或下溢、右规和尾数舍入都可能引起阶码上溢、左规时可能引起阶码下溢、尾数溢出时结果不一定溢出我的答案:

D正确答案:

D5分答案解析：对阶是较小的阶码对齐至较大的阶码,对阶操作不会引起阶码上溢或下溢正确。右规和尾数舍入过程,阶码加1而可能上溢,右规和尾数舍入都可能引起阶码上溢正确,同理左规时可能引起阶码下溢也正确。尾数溢出时可能仅产生误差,结果不一定溢出,尾数溢出时结果不一定溢出正确。溢出是指运算结果超过了数的表示范围。通常,称大于机器所能表示的最大正数为上溢,称小于机器所能表示的最小负数为下溢。左规∶当浮点数运算的结果为非规格化时要进行规格化处理,将尾数算术左移一位、阶码减1(基数为2时)的方法称为左规,左规可能要进行多次。右规∶当浮点数运算的结果尾数出现溢出(双符号位为01或10)时,将尾数算术右移一位、阶码加1(基数为2时)的方法称为右规。需要右规时,只需进行一次。38.

(单选题)四片74181ALU和一片74182CLA器件相配合,具有如下进位传送功能A.行波进位B.组内先行进位,组间先行进位C.组内先行进位,组间行波进位D.组内行波进位,组间先行进位我的答案:

B正确答案:

B5分答案解析：组内先行进位,组间先行进位。39.

(单选题)假定下列字符码中有奇偶校验位,但没有数据错误,采用奇校验的字符码是A.11001010B.11010111C.11001100D.11001011我的答案:

D正确答案:

D5分答案解析：正确的奇校验码中1的个数为奇数。40.

(单选题)已知大写英文字母A的ASCⅡ码为41H。先字母F被存放在某个存储单元中,若采用偶校验(假设最高位作为校验位),则该存储单元中存放的十六进制数据是A.46HB.C6HC.47HD.C7H我的答案:

B正确答案:

B5分答案解析：英文字符F的ASCⅡ码为46H=1000110B。标准的ASCⅡ码为7位,在7位数前面加1位校验位。按照偶校验规则,偶校验位为1。存储单元中存放的整个校验码(包括校验位和信息位),应为11000110B=C6H。一.单选题（共20题，100分）1.

(单选题)下列有关RAM和ROM的叙述中,正确的是

Ⅰ.RAM是易失性存储器,ROM是非易失性存储器Ⅱ.RAM和ROM都采用随机存取方式进行信息访问Ⅲ.RAM和ROM都可用作CacheⅣ.RAM和ROM都需要进行刷新A.仅Ⅰ和ⅡB.仅Ⅱ和ⅢC.仅Ⅰ、Ⅱ和ⅣD.仅Ⅱ、Ⅲ和Ⅳ我的答案:

A正确答案:

A5分答案解析：一般Cache采用高速的SRAM制作,比ROM的速度快很多,因此III错误。动态RAM需要刷新,而ROM不需要刷新,因此IV错误。2.

(单选题)某容量为256MB的存储器由若干4M×8位的DRAM芯片构成,该DRAM芯片的地址引脚和数据引脚总数是A.19B.22C.30D.36我的答案:

A正确答案:

A5分答案解析：4M×8位的芯片数据线应为8根,地址线应为log24M=22根,而DRAM采用地址复用技术,地址线是原来的1/2,且地址信号分行、列两次传送。地址线数为22/2=11根,所以地址引脚与数据引脚的总数为11+8=19根,选A。此题需要注意DRAM采用的是传两次地址的策略,所以地址线为正常的一半。3.

(单选题)某计算机主存容量为64KB,其中ROM区为4KB,其余为RAM区,按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器,则需要上述规格的ROM芯片数和RAM芯片数分别是A.1、15B.2、15C.1、30D.2、30我的答案:

D正确答案:

D5分答案解析：首先确定ROM的个数,ROM区为4KB,选用2K×8位的ROM芯片,需要(4K×8)/(2K×8)=2片,采用字扩展方式;60KB的RAM区,选用4K×4位的RAM芯片,需要(60K×8)/(4K×4)=30片,采用字和位同时扩展的方式。4.

(单选题)假定用若干个2K×4位的芯片组成一个8K×8位的存储器,则地址0B1FH所在芯片的最小地址是A.0000HB.0600HC.0700HD.0800H我的答案:

D正确答案:

D5分答案解析：用2K×4位的芯片组成一个8K×8位存储器,每行中所需芯片数为2,每列中所需芯片数为4,各行芯片的地址分配如下:

第一行(2个芯片并联):0000H~07FFH

第二行(2个芯片并联):0800H~0FFFH

第三行(2个芯片并联):1000H~17FFH

第四行(2个芯片并联):1800H~1FFFH

可知,地址0BlFH在第二行,且所在芯片的最小地址为0800H。5.

(单选题)假定DRAM芯片中存储阵列的行数为r、列数为c,对于一个2K×1位的DRAM芯片,为保证其地址引脚数最少,并尽量减少刷新开销,则r、c的取值分别是A.2048、1B.64、32C.32、64D.1、2048我的答案:

C正确答案:

C5分答案解析：由题意,首先根据DRAM采用的是行列地址线复用技术,我们尽量选用行列差值不要太大的,B、C选项的地址线只需6根(取行或列所需地址线的最大值),轻松排除A、D。其次,为了减小刷新开销,而DRAM一般是按行刷新的,所以应选行数值较少的,答案为C。6.

(单选题)假定一台计算机采用3通道存储器总线,配套的内存条型号为DDR3-1333,即内存条所接插的存储器总线的工作频率为1333MHz、总线宽度为64位,则存储器总线的总带宽大约是A.10.66GB/sB.32GB/sC.64GB/sD.96GB/s我的答案:

B正确答案:

B5分答案解析：由题目可知,计算机采用3通道存储器总线,存储器总线的工作频率为1333MHz,即1秒内传送1333M次数据,总线宽度为64位即单条总线工作一次可传输8字节(Byte),因此存储器总线的总带宽为3×8×1333MB/s,约为32GB/s,所以选B。7.

(单选题)某计算机使用4体交叉编址存储器,假定在存储器总线上出现的主存地址(十进制)序列为8005,8006,8007,8008,8001,8002,8003,8004,8000,则可能发生访存冲突的地址对是A.8004和8008B.8002和8007C.8001和8008D.8000和8004我的答案:

D正确答案:

D5分答案解析：访存方式是一次性访问多个不同的存储模块(体),比如这个3,1,1,2.是4模块(体),一次性同时访问4个不同的模块(体),那么就分别是0,1,2,3及其对应的其他存储单元。由于访问的顺序存在模块(体)数重合,因此有一次访问是一定失败的,这就是访问冲突。判断可能发生访存冲突的规则如下:给定的访存地址在相邻的四次访问中出现在同一个存储模块(体)内。所在模块(体)=地址号mod模块(体)数,比如3%4=3,9%4=1。据此,8004和8000对应相同的模块(体)号,即表明这两次的访问出现在同一模块(体)内且在相邻的访问请求中,满足发生冲突的条件。8.

(单选题)下列存储器中,在工作期间需要周期性刷新的是A.SRAMB.SDRAMC.ROMD.FLASH我的答案:

B正确答案:

B5分答案解析：DRAM使用电容存储,所以必须隔一段时间刷新一次,若存储单元未被刷新,则存储的信息就会丢失。SDRAM表示同步动态随机存储器。9.

(单选题)下列各类存储器中,不采用随机存取方式的是A.EPROMB.CDROMC.DRAMD.SRAM我的答案:

B正确答案:

B5分答案解析：光盘采用顺序存取方式。10.

(单选题)下列关于闪存(FlashMemory)的叙述中,错误的是A.信息可读可写,并且读、写速度一样快B.存储元由MOS管组成,是一种半导体存储器C.掉电后信息不丢失,是一种非易失性存储器D.采用随机访问方式,可替代计算机外部存储器我的答案:

A正确答案:

A5分答案解析：闪存是EEPROM的进一步发展,可读可写,用MOS管的浮栅上有无电荷来存储信息。闪存依然是ROM的一种,写入时必须先擦除原有数据,因此写速度比读速度要慢不少(硬件常识)。闪存是一种非易失性存储器,它采用随机访问方式。现在常见的SSD固态硬盘,它由Flash芯片组成。11.

(单选题)下列关于数组a的访问局部性的描述中,正确的是A.时间局部性和空间局部性皆有B.无时间局部性,有空间局部性C.有时间局部性,无空间局部性D.时间局部性和空间局部性皆无我的答案:

A正确答案:

A5分答案解析：时间局部性是,一旦一条指令执行,它就可能在不久的将来再被执行。空间局部性是,一旦一个存储单元被访问,它附近的存储单元也很快被访问。显然,这里的循环指令本身具有时间局部性,它对数组a的访问具有空间局部性,选A。12.

(单选题)某计算机的Cache共有16块,采用2路组相联映射方式(即每组2块)。每个主存块大小为32B,按字节编址。主存129号单元所在主存块应装入到的Cache组号是A.0B.1C.4D.6我的答案:

C正确答案:

C5分答案解析：由于Cache共有16块,采用2路组相联,因此共分为8组,组号为0,1,2,…,7。主存的某一字块按模8映射到Cache某组的任一字块中,即主存的第0,8,16,…字块可以映射到Cache第0组的任一字块中。每个主存块大小为32B,因此129号单元位于第4块主存块中(注意是从0开始的),因此将映射到Cache第4组的任一字块中。13.

(单选题)假设某计算机的存储系统由Cache和主存组成,某程序执行过程中访存1000次,其中访问Cache缺失(未命中)50次,则Cache的命中率是A.5%B.9.5%C.50%D.95%我的答案:

D正确答案:

D5分答案解析：Cache命中率h=Nc/(Nc+Nm),Nc表示Cache完成存取的总次数(1000-50),Nm表示主存完成存取的总次数,因此,h=950/1000=0.95。14.

(单选题)假定主存地址为32位,按字节编址,主存和Cache之间采用直接映射方式,主存块大小为4个字,每字32位,采用回写(WriteBack)方式,则能存放4K字数据的Cache的总容量的位数至少是A.146KB.147KC.148KD.158K我的答案:

C正确答案:

C5分答案解析：直接映射的地址结构为主存字块标记、Cache行(字块号)和字地址。按字节编址,块大小为4×32位=16B=24B,则“字地址”占4位;“能存放4K字数据的Cache”,即Cache的存储容量为4K字(注意单位),则Cache共有1K=210个Cache行,Cache行(字块号)占10位;主存字块标记占32-10-4=18位。取舍标准是看词眼,题目中明确说明了采用写回法,则一定包含一致性维护位,而关于替换算法的词眼题目中未提及,所以不予考虑。因此,每个Cache行标记项包含(标记字段+有效位+脏位)18+1+1=20位,标记阵列容量为210×20位=20K位,数据块位数210×4×32位=128K位,总容量为128K+20K=148K位。15.

(单选题)采用指令Cache与数据Cache分离的主要目的是A.降低Cache的缺失损失B.提高Cache的命中率C.降低CPU平均访存时间D.减少指令流水线资源冲突我的答案:

D正确答案:

D5分答案解析：把指令Cache与数据Cache分离后,取指和取数分别到不同的Cache中寻找,则指令流水线中取指部分和取数部分就可以很好地避免冲突,即减少了指令流水线的冲突。16.

(单选题)假定编译器将赋值语句“x=x+3;”转换为指令“addxaddr,3”,其中,xaddr是x对应的存储单元地址。若执行该指令的计算机采用页式虚拟存储管理方式,并配有相应的TLB,且Cache使用直写(WriteThrough)方式,则完成该指令功能需要访问主存的次数至少是A.0B.1C.2D.3我的答案:

B正确答案:

B5分答案解析：上述指令的执行过程可划分为取数、运算和写回过程,取数时读取xaddr可能不需要访问主存而直接访问Cache,而写直通方式需要把数据同时写入Cache和主存,因此至少访问1次。17.

(单选题)下列命中组合情况中,一次访存过程中不可能发生的是A.TLB未命中,Cache未命中,Page未命中B.TLB未命中,Cache命中,Page命中C.TLB命中,Cache未命中,Page命中D.TLB命中,Cache命中,Page未命中我的答案:

D正确答案:

D5分答案解析：Cache中存放的是主存的一部分副本,TLB(快表)中存放的是Page(页表)的一部分副本。在同时具有虚拟页式存储器(有TLB)和Cache的系统中,CPU发出访存命令,先查找对应的Cache块。若Cache命中,则说明所需内容在Cache内,其所在页面必然已调入主存,因此Page必然命中,但TLB不一定命中。若Cache未命中,则并不能说明所需内容未调入主存,和TLB、Page命中与否没有联系。但若TLB命中,Page也必然命中;而当Page命中,TLB则未必命中,因此选项D不可能发生。18.

(单选题)某计算机字长为32位,按字节编址,采用小端(LittleEndian)方式存放数据。假定有一个double型变量,其机器数表示为1122334455667788H,存放在00008040H开始的连续存储单元中,则存储单元00008046H中存放的是A.22HB.33HC.66HD.77H我的答案:

A正确答案:

A5分答案解析：小端方案是将高字节存放在高地址,低字节存放在低地址。存放在00008040H单元中的数据是88H,以此类推,在00008046H中存放的是22H。19.

(单选题)下列关于缺页处理的叙述中,错误的是A.缺页是在地址转换时CPU检测到的一种异常B.缺页处理由操作系统提供的缺页处理程序来完成C.缺页处理程序根据页故障地址从外存读入所缺失的页D.缺页处理完成后回到发生缺页的指令的下一条指令执行我的答案:

D正确答案:

D5分答案解析：在请求分页系统中,每当要访问的页面不在内存中时,CPU检测到异常,便会产生缺页中断,请求操作系统将所缺的页调入内存。缺页处理由缺页中断处理程序完成,根据发生缺页故障的地址从外存读入所缺失的页,缺页处理完成后回到发生缺页的指令继续执行。选项D中描述回到发生缺页的指令的下一条指令执行,明显错误,所以选D。20.

(单选题)有如下C语言程序段:

for(k=0;k<1000;k++)

a[k]=a[k]+32;

若数组a及变量k均为int型,int型数据占4B,数据Cache采用直接映射方式、数据区大小为1KB、块大小为16B,该程序段执行前Cache为空,则该程序段执行过程中访问数组a的Cache缺失率约为A.1.25%B.2.5%C.12.5%D.25%我的答案:

C正确答案:

C5分答案解析：数组a有1000个元素,每个元素需要读和写各一次,共读写数据2000次。数据Cache大小为1KB,分成64块,块大小为16B,可放4个数组元素。该程序段执行前Cache为空,且装入和替换次数为4×64次,所以该程序段执行过程中访问数组a的Cache缺失率为4×64/2000=0.128,约为12.5%。一.单选题（共20题，100分）1.

(单选题)某计算机按字节编址,指令字长固定且只有两种指令格式,其中三地址指令29条,二地址指令107条,每个地址字段为6位,则指令字长至少应该是A.24位B.26位C.28位D.32位我的答案:

A正确答案:

A5分答案解析：三地址指令有29条,所以其操作码至少为5位,三个地址码共需要18位,指令字长最少为23位。又因为计算机按字节编址,需要是8的倍数,所以指令字长至少为24位。2.

(单选题)某计算机有16个通用寄存器,采用32位定长指令字,操作码字段(含寻址方式位)为8位,Store指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址方式。若基址寄存器可使用任一通用寄存器,且偏移量用补码表示,则Store指令中偏移量的取值范围是A.-32768~+32767B.-32767~+32768C.-65536~+65535D.-65535~+65536我的答案:

A正确答案:

A5分答案解析：采用32位定长指令字,其中操作码为8位,两个地址码共占用32-8=24位,而Store指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址,机器中共有16个通用寄存器,因此寻址一个寄存器需要log216=4位,源操作数中的寄存器直接寻址用掉4位,而目的操作数采用基址寻址也要指定一个寄存器,同样用掉4位,则留给偏移址的位数为24-4-4=16位,而偏移址用补码表示,因此16位补码的表示范围为-32768~+32767。3.

(单选题)某计算机采用16位定长指令字格式,操作码位数和寻址方式位数固定,指令系统有48条指令,支持直接、间接、立即、相对4种寻址方式,单地址指令中直接寻址方式可寻址范围是:A.0~225;B.0~1023;C.-128~127;D.-512~511;我的答案:

B正确答案:

A0分答案解析：48条指令需要6位OP位,4种寻址方式需要2位寻址位,剩余16-6-2=8位由于主存地址非负,故寻址范围为0-255。4.

(单选题)某指令格式

OPMID

其中M为寻址方式,I为变址寄存器编号,D为形式地址。若采用先变址后间址的寻址方式,则操作数的有效地址是A.I+DB.(I)+DC.((I)+D)D.((I))+D我的答案:

C正确答案:

C5分答案解析：变址寻址中,有效地址(EA)等于指令字中的形式地址D与变址寄存器I的内容之和,即EA=(I)+D。间接寻址是相对于直接寻址而言的,指令的地址字段给出的形式地址不是操作数的真正地址,而是操作数地址的地址,即EA=(D)。从而该操作数的有效地址是((I)+D)。5.

(单选题)某机器字长为16位,主存按字节编址,转移指令采用相对寻址,由两个字节组成,第一字节为操作码字段,第二字节为相对位移量字段。假定取指令时,每取一个字节PC自动加1。若某转移指令所在主存地址为2000H,相对位移量字段的内容为06H,则该转移指令成功转移后的目标地址是A.2006HB.2007HC.2008HD.2009H我的答案:

C正确答案:

C5分答案解析：相对寻址EA=(PC)+A,先计算取指后的PC值。转移指令由2字节组成,每取一字节PC加1,在取指后PC值为2002H,因此EA=(PC)+A=2002H+06H=2008H。本题易误选A或B,选项A未考虑PC值的自动更新,选项B虽然考虑了PC值的自动更新,但未注意到该转移指令是一条2字节指令,PC值应是“+2"而不是“+1”。6.

(单选题)偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。下列寻址方式中,不属于偏移寻址方式的是A.间接寻址B.基址寻址C.相对寻址D.变址寻址我的答案:

A正确答案:

A5分答案解析：间接寻址不需要寄存器,EA=(A)。基址寻址:EA=A+基址寄存器内同;相对寻址:EA﹦A+PC内容;变址寻址:EA﹦A+变址寄存器内容。7.

(单选题)假设变址寄存器R的内容为1000H,指令中的形式地址为2000H;地址1000H中的内容为2000H,地址2000H中的内容为3000H,地址3000H中的内容为4000H,则变址寻址方式下访问到的操作数是A.1000HB.2000HC.3000HD.4000H我的答案:

D正确答案:

D5分答案解析：根据变址寻址的方法,变址寄存器的内容(1000H)与形式地址的内容(2000H)相加,得到操作数的实际地址(3000H),根据实际地址访问内存,获取操作数4000H。8.

(单选题)下列寻址方式中,最适合按下标顺序访问一维数组元素的是A.相对寻址B.寄存器寻址C.直接寻址D.变址寻址我的答案:

D正确答案:

D5分答案解析：在变址操作时,将计算机指令中的地址与变址寄存器中的地址相加,得到有效地址,指令提供数组首地址,由变址寄存器来定位数据中的各元素。所以它最适合按下标顺序访问一维数组元素,选D。相对寻址以PC为基地址,以指令中的地址为偏移量确定有效地址。寄存器寻址则在指令中指出需要使用的寄存器。直接寻址在指令的地址字段直接指出操作数的有效地址。9.

(单选题)某计算机采用大端方式,按字节编址。某指令中操作数的机器数为1234FF00H,该操作数采用基址寻址方式,形式地址(用补码表示)FFl2H,基址寄存器内容为F0000000H,则该操作数的LSB(最低有效字节)所在的地址是A.F000FFl2HB.EFFFFFl2HC.F000FF15HD.EFFFFF15H我的答案:

D正确答案:

D5分答案解析：注意,内存地址是无符号数。操作数采用基址寻址方式,EA=(BR)+A,基址寄存器BR的内容为F0000000H,形式地址用补码表示为FF12H即1111111100010010B,因此有效地址为F0000000H+(-00EEH)=EFFFFF12H。计算机采用大端方式编址,所以低位字节存放在字的高地址处,机器数一共占4字节,因为采用大端存储,最低有效字节就在指令的首地址的高位,指令一共有4个字节,相对的,最低有效字节就在首地址加3个字节的地方,该操作数的LSB所在的地址是EFFFFF12H+3=EFFFFF15H,所以选D。10.

(单选题)按字节编址的计算机中,某double型数组A的首地址为2000H,使用变址寻址和循环结构访问数组A,保存数组下标的变址寄存器初值为0,每次循环取一个数组元素,其偏移地址为变址值乘以sizeof(double),取完后变址寄存器内容自动加1。若某次循环所取元素的地址为2100H,则进入该次循环时变址寄存器的内容是A.25B.32C.64D.100我的答案:

B正确答案:

B5分答案解析：根据变址寻址的公式EA=(IX)+A,有(IX)=2100H-2000H=l00H=256,sizeof(double)=8(双精度浮点数用8位字节表示),因此数组的下标为256/8=32,答案选B。11.

(单选题)某机器有一个标志寄存器,其中有进位/借位标志CF、零标志ZF、符号标志SF和溢出标志OF,条件转移指令bgt(无符号整数比较大于时转移)的转移条件是A.CF+OF=1B.

+ZF=1C.

=1D.

=1我的答案:

C正确答案:

C5分答案解析：假设两个无符号整数A和B,bgt指令会将A和B进行比较,也就是将A和B相减。若A>B,则A-B肯定无进位/借位,也不为0(为0时表示两数相等),因此CF和ZF均为0,选C。其余选项中用到了符号标志SF和溢出标志OF,显然应当排除。12.

(单选题)减法指令subR1,R2,R3的功能为“(R1)-(R2)→R3”,该指令执行后将生成进位/借位标志CF和溢出标志OF。若(R1)=FFFFFFFFH,(R2)=FFFFFFF0H,则该减法指令执行后,CF与OF分别为A.CF=0,OF=0B.CF=1,OF=0C.CF=0,OF=1D.CF=1,OF=1我的答案:

A正确答案:

A5分答案解析：[x]补-[y]补=[x]补+[-y]补,[-R2]补=00000010H,很明显[Rl]补+[-R2]补的最高位进位和符号位进位都是1(当最高位进位和符号位进位的值不相同时才产生溢出),可以判断溢出标志OF为0。同时,减法操作只需判断借位标志,Rl大于R2,所以借位标志为0,综上答案选A。13.

(单选题)下列关于RISC的叙述中,错误的是A.RISC普遍采用微程序控制器B.RISC大多数指令在一个时钟周期内完成C.RISC的内部通用寄存器数量相对CISC多D.RISC的指令数、寻址方式和指令格式种类相对CISC少我的答案:

A正确答案:

A5分答案解析：相对于CISC,RISC的特点是:指令条数少;指令长度固定,指令格式和寻址种类少;只有取数/存数指令访问存储器,其余指令的操作均在寄存器之间进行;CPU中通用寄存器多;大部分指令在一个或小于一个机器周期内完成;以硬布线逻辑为主,不用或少用微程序控制。选项B、C、D都是RISC的特点,选项A是错误的,因为RISC的速度快,所以普遍采用硬布线控制器,而非微程序控制器。14.

(单选题)一条指令有128位,按字节编址,读取这条指令后,PC的值自动加的数是A.1B.2C.4D.16我的答案:

D正确答案:

D5分答案解析：指令字长128位(16字节)。15.

(单选题)在寄存器间接寻址方式中,操作数应该在的地方是A.寄存器B.堆栈栈顶C.累加器D.主存单元我的答案:

D正确答案:

D5分答案解析：寄存器间接寻址,寄存器中存放的是操作数的有效地址,而操作数在主存中。16.

(单选题)直接寻址、间接寻主、立即寻址3种方式的指令执行速度快慢顺序是A.直接寻址、立即寻址、间接寻址B.直接寻址、间接寻址、立即寻址C.立即寻址、直接寻址、间接寻址D.立即寻址、间接寻址、直接寻址我的答案:

C正确答案:

C5分答案解析：立即寻址、直接寻址、间接寻址。17.

(单选题)为了缩短指令中某个地址码的位数,同时使指令的执行时间又相对短,有效的寻址方式是A.立即寻址B.寄存器寻址C.直接寻址D.寄存器间接寻址我的答案:

B正确答案:

B5分答案解析：寄存器寻址方式最显著的优点就是:从寄存器中存取数据比从主存中快得多;由于寄存器数量较少,其地址码比主存单元地址短得多。18.

(单选题)在存储器堆栈中,保持不变的是A.栈顶B.栈指针C.栈底D.栈中的数据我的答案:

C正确答案:

C5分答案解析：存储器堆栈的大小可变,栈底固定,栈顶浮动。19.

(单选题)采用变址寻址可以扩大寻址范围,下列说法正确的是A.变址寄存器内容由用户确定,且在程度执行过程中不可变B.变址寄存器内容由操作系统确定,且在程度执行过程中不可变C.变址寄存器内容由用户确定,且在程序执行过程中可变D.变址寄存器内容由操作系统确定,且在程序执行过程中可变我的答案:

C正确答案:

C5分答案解析：变址寻址是面向用户的,用于访问字符串、向量和数组等成批数据,在程序执行过程中,基址寄存器的内容不能改变而变址寄存器的内容可以改变。在变址寻址中,变址寄存器提供修改量(可变的),而指令中提供的基准值(固定的)。20.

(单选题)用来支持浮动程序设计的寻址方式是A.相对寻址B.变址寻址C.寄存器间接寻址D.基址寻址我的答案:

A正确答案:

A5分答案解析：浮动程序技术是指在多道程序设计的系统中,要求每道程序存放在主存的任何区域都能正确执行,甚至在执行过程中,当程序的存放区域被改变,也要求其执行不受影响。也就是说,程序可以随机地从主存的一个区域移动到另一个区域,程序被移动后仍丝毫不影响它的执行。相对寻址是用程序计数器PC的内容作为基准地址,指令中给出的形式地址作为偏移量,偏移量可正可负,二者相加后形成操作数的有效地址。这种方式实际上是以当前指令位置为基准,相对它进行位移定位,即不必用指令的绝对地址编程,因此可以将所编程序放在内存中的任何地方,符合浮动程序技术的特点。而其他几种寻址方式则没有这种特点。故选A。一.单选题（共20题，100分）1.

(单选题)下列寄存器中,汇编语言程序员可见的是A.存储器地址寄存器(MAR)B.程序计数器(PC)C.存储器数据寄存器(MDR)D.指令寄存器(IR)我的答案:

B正确答案:

B5分答案解析：汇编语言程序员可见的是程序计数器(PC)和(PSWR),即汇编语言程序员通过汇编程序可以对某个寄存器进行访问。汇编程序员可以通过指定待执行指令的地址来设置PC的值,如转移指令、子程序调用指令等。而IR、MAR、MDR是CPU的内部工作寄存器,对程序员不可见。2.

(单选题)某指令功能为R[r2]←R[r1]+M[R[r0]],其两个源操作数分别采用寄存器、寄存器间接寻址方式。对于下列给定部件,该指令在取数及执行过程中需要用到的是

I.通用寄存器组(GPRs)

II.算术逻辑单元(ALU)

III.存储器(Memory)

IV.指令译码器(ID)A.仅I、IIB.仅I、II、IIIC.仅II、III、IVD.仅I、II、IV我的答案:

B正确答案:

B5分答案解析：该指令的两个源操作数分别采用寄存器、寄存器间接寻址方式,因此在取数阶段需要用到通用寄存器组(GPRs)和存储器(Memory);在执行阶段,两个源操作数相加需要用到算术逻辑单元(ALU)。而指令译码器(ID)用于对操作码字段进行译码,向控制器提供特定的操作信号,在取数及执行阶段用不到,所以选B。3.

(单选题)某计算机主存空间为4GB,字长为32位,按字节编址,采用32位定长指令字格式。若指令按字边界对齐存放,则程序计数器(PC)和指令寄存器(IR)的位数至少分别是A.30、30B.30、32C.32、30D.32、32我的答案:

B正确答案:

B5分答案解析：程序计数器(PC)给出下一条指令字的访存地址(指令在内存中的地址),它取决于存储器的字数(4GB/32位=230),因此程序计数器(PC)的位数至少是30位;指令寄存器(IR)用于接收取得的指令,它取决于指令字长(32位),因此指令寄存器(IR)的位数至少为32位。4.

(单选题)下列有关处理器时钟脉冲信号的叙述中,错误的是A.时钟脉冲信号由机器脉冲源发出的脉冲信号经整形和分频后形成B.时钟脉冲信号的宽度称为时钟周期,时钟周期的倒数为机器主频C.时钟周期以相邻状态单元间组合逻辑电路的最大延迟为基准D.处理器总是在每来一个时钟脉冲信号时就开始执行一条新的指令我的答案:

D正确答案:

D5分答案解析：时钟脉冲信号的宽度称为时钟周期,时钟周期是CPU工作的最小时间单位,时钟周期的倒数为机器主频。时钟脉冲信号是由机器脉冲源发出的脉冲信号经整形和分频后形成的,时钟周期以相邻状态单元间组合逻辑电路的最大延迟为基准确定。CPU从内存中取出并执行一条指令所需的全部时间称为指令周期,指令周期又由若干机器周期来表示,一个机器周期又包含若干时钟周期,显然D错误。5.

(单选题)单周期处理器中所有指令的指令周期为一个时钟周期。下列关于单周期处理器的叙述中,错误的是A.可以采用单总线结构数据通路B.处理器时钟频率较低C.在指令执行过程中控制信号不变D.每条指令的CPI为1我的答案:

A正确答案:

A5分答案解析：因为所有指令的指令周期都仅为一个时钟周期,如果采用单总线结构的数据通路,将无法实现所有的算术和逻辑运算。单周期的CPU会在一个时钟周期内完成所有的工作,既从指令取出,到得到结果,全部在一个时钟之内完成。而单总线在同一时刻只能有一个部件能把信息传到总线上,不能并发执行。两个工作模式是矛盾的。6.

(单选题)下列关于主存储器(MM)和控制存储器(CS)的叙述中,错误的是A.MM在CPU外,CS在CPU内B.MM按地址访问,CS按内容访问C.MM存储指令和数据,CS存储微指令D.MM用RAM和ROM实现,CS用ROM实现我的答案:

B正确答案:

B5分答案解析：主存储器就是我们通常所说的主存,它在CPU外,用于存储指令和数据,由RAM和ROM实现。控制存储器用来存放实现指令系统的所有微指令,是一种只读型存储器,机器运行时只读不写,在CPU的控制器内。CS按照微指令的地址访问,所以B错误。7.

(单选题)相对于微程序控制器,硬布线控制器的特点是A.指令执行速度慢,指令功能的修改和扩展容易B.指令执行速度慢,指令功能的修改和扩展难C.指令执行速度快,指令功能的修改和扩展容易D.指令执行速度快,指令功能的修改和扩展难我的答案:

D正确答案:

D5分答案解析：微程序控制器采用了“存储程序”的原理,每条机器指令对应一个微程序,因此修改和扩充容易,灵活性好,但每条指令的执行都要访问控制存储器,所以速度慢。硬布线控制器采用专门的逻辑电路实现,其速度主要取决千逻辑电路的延迟,因此速度快,但修改和扩展困难,灵活性差。8.

(单选题)某计算机的控制器采用微程序控制方式,微指令中的操作控制字段采用字段直接编码法,共有33个微命令,构成5个互斥类,分别包含7、3、12、5和6个微命令,则操作控制字段至少有A.5位B.6位C.15位D.33位我的答案:

C正确答案:

C5分答案解析：字段直接编码法将微命令字段分成若干小字段,互斥性微命令组合在同一字段中,相容性微命令分在不同字段中,每个字段还要留出一个状态,表示本字段不发出任何微命令。5个互斥类,分别包含7、3、12、5和6个微命令,需要3、2、4、3和3位,共15位。9.

(单选题)某计算机采用微程序控制器,共有32条指令,公共的取指令微程序包含2条微指令,各指令对应的微程序平均由4条微指令组成,采用断定法(下地址字段法)确定下条微指令地址,则微指令中下址字段的位数至少是A.5B.6C.8D.9我的答案:

C正确答案:

C5分答案解析：计算机共有32条指令,各个指令对应的微程序平均为4条,则指令对应的微指令为32×4=128条,而公共微指令还有2条,整个系统中微指令的条数共为128+2=130条,所以需要「log2130┐=8位才能寻址到130条微指令,答案选C。10.

(单选题)假定不采用Cache和指令预取技术,且机器处于“开中断”状态,则在下列有关指令执行的叙述中,错误的是A.每个指令周期中CPU都至少访问内存一次B.每个指令周期一定大于或等于一个CPU时钟周期C.空操作指令的指令周期中任何寄存器的内容都不会被改变D.当前程序在每条指令执行结束时都可能被外部中断打断我的答案:

C正确答案:

C5分答案解析：由于不采用指令预取技术,每个指令周期都需要取指令,而不采用Cache技术,因此每次取指令都至少要访问内存一次(当指令字长与存储字长相等且按边界对齐时),A正确。时钟周期是CPU的最小时间单位,每个指令周期一定大于等于一个CPU时钟周期,B正确。即使是空操作指令,在取指操作后,PC也会自动加1,C错误。由于机器处于“开中断”状态,在每条指令执行结束时都可能被外部中断打断。11.

(单选题)某CPU主频为1.03GHz,采用4级指令流水线,每个流水段的执行需要1个时钟周期。假定CPU执行了100条指令,在其执行过程中,没有发生任何流水线阻塞,此时流水线的吞吐率为A.0.25×109条指令/秒B.0.97×109条指令/秒C.1.0×109条指令/秒D.1.03×109条指令/秒我的答案:

C正确答案:

C5分答案解析：采用4级流水执行100条指令,在执行过程中共用4+(100-1)=103个时钟周期。CPU的主频是1.03GHz,即每秒有1.03G个时钟周期。流水线的吞吐率为1.03G×100/103=1.0×109条指令/秒。12.

(单选题)某计算机的指令流水线由四个功能段组成,指令流经各功能段的时间(忽略各功能段之间的缓存时间)分别为90ns、80ns、70ns、和60ns,则该计算机的CPU时钟周期至少是A.90nsB.80nsC.70nsD.60ns我的答案:

A正确答案:

A5分答案解析：时钟周期应以各功能段的最长执行时间为准,否则用时较长的流水段的功能将不能正确完成,因此应选90ns。13.

(单选题)若某计算机最复杂指令的执行需要完成5个子功能,分别由功能部件A~E实现,各功能部件所需时间分别为80ps、50ps、50ps、70ps和50ps,采用流水线方式执行指令,流水段寄存器延时为20ps,则CPU时钟周期至少为A.60psB.70psC.80psD.100ps我的答案:

D正确答案:

D5分答案解析：由于各功能段执行时间不同,CPU时钟周期应以最长的功能段执行时间为准,加上流水线寄存器延时。14.

(单选题)在无转发机制的五段基本流水线(取指、译码/读寄存器、运算、访存、写回寄存器)中,下列指令序列存在数据冒险的指令对是

I1:addR1,R2,R3;(R2)+(R3)→R1;

I2:addR5