EDA技术智慧树知到期末考试答案章节答案2024年湖南工业大学

EDA技术智慧树知到期末考试答案+章节答案2024年湖南工业大学语句“AA<='0'&AIN;”的含义和作用是（

）

答案:语句“AA<='0'&AIN;”的作用是：将8位的AIN与0进行并置运算后扩展为9位，为9位的加法运算可能产生进位做准备标号为U3的ADDER8B的元件例化端口映射方式是（

）

答案:位置关联方式标号为U1的ADDER8B的元件例化端口映射方式是（

）

答案:名字关联方式语句组“

COMPONENTADDER8BIS...ENDCOMPONENTADDER8B；”的含义是（

）

答案:元件例化语句的调用声明语句“SIGNALSC0,SC1,SC2:STD_LOGIC”的含义是（

）

答案:定义信号SC0,SC1,SC2，此处各信号的物理意义相当于系统内部模块之间的连线语句组“RP:PROCESS(CLOCK)IS...ENDPROCESSRP”的作用是（

）

答案:当CLOCK上升沿到来并且控制信号RE=‘1’时，将由RADD指定的存储单元的数据读到外部端口由GENERIC类属说明可知，本设计描述的是一个存储器的设计，下面说法正确有（

）

答案:本存储器的容量为4096个字节;本存储器的存储单元为8位;本存储器共有4096*8位;本存储器的地址线有12根本程序用到的程序包有（

）

答案:STD_LOGIC_UNSIGNED;STD_LOGIC_1164;STD_LOGIC_ARITH本程序可用于（

）

答案:控制译码“从PROCESS(SR)IS开始到ENDPROCESS结束”的语句组的作用是（

）

答案:这是一个3-8控制译码的进程，其中用于特定控制的位为高电平有效。程序中语句“SR<=C&B&A”的作用是（

）

答案:将A、B、C三个输入信号并置后赋值给SRGW48系统，其主系统板与目标芯片板采用接插式结构，可实现动态电路结构自动切换工作方式，含可自动切换的12种实验电路结构模式。

答案:对国际上生产FPGA/CPLD的主流公司，并且在国内占有市场份额较大的主要是Xilinx，Altera，Lattice三家公司。

答案:对互连结构为FPGA中逻辑模块之间、逻辑模块与I/O模块之间提供可编程的信号通路。

答案:对对于QuartusⅡ10.0及其以上的高版本，除非安装了特定的Modsim-ALTERA仿真工具，可直接使用设置波形的形式进行仿真外，否则只能通过调用第三方仿真软件Modsim、使用仿真测试程序的方式进行仿真。

答案:对在实体描述的语句中“GENERIC(类属表)；”语句是必须的。

答案:错两种典型的状态机是（

）

答案:摩尔状态机;米立状态机EDA仿真测试程序就是通过以文本编程的方式给被测试的设计实体提供输入信号，将输出信息显示出来。

答案:对CPLD在结构上主要分为（

）组成部分。

答案:可编程逻辑宏单元;可编程输入/输出单元;可编程内部连线我们再使用EDA软件进行FPGA/CPLD的开发时，选择芯片的具体步骤是：先选系列（family)，再选具体的型号规格。

答案:对广义的EDA技术，除了狭义的EDA技术外，还包括计算机辅助分析CAA技术和印刷电路板计算机辅助设计PCB-CAD技术。

答案:对经过对逻辑综合结果RTL的分析，我们可以发现一个复杂系统内部各个模块之间的关系，同时也可以发现复杂系统各模块端口映射的错误。

答案:对CASE 选择语句中选择值表达方式有（

）

答案:数值选择范围;并列数值;混合方式;单个普通数值FPGA和CPLD在保存逻辑信息方面的区别是（

）

答案:FPGA掉电后将丢失原有的逻辑信息而CPLD却能保持原有的逻辑信息下列语句中表示函数首的是（

）

答案:FUNCTION

函数名(参数表)

RETURN数据类型一个相对完整的VHDL程序的三个基本组成部分是（

）

答案:实体对应的结构体说明;库、程序包使用;实体说明数字时钟管理器DCM主要包括的功能部分有（

）

答案:数字频率同步器(DFS);延迟锁相环（DLL）;状态逻辑;相位移位电路假设分频器输入的时钟频率为3MHZ，那么要想得到500HZ的输出信号，分频器设计中需要用到的分频常数为（

）

答案:6000CPLD的中文含义是（

）

答案:复杂可编程逻辑器件在广义的EDA技术中，CAA技术和PCB-CAD技术不具备（

）的功能，因此它并不能称为真正意义上的EDA技术。

答案:逻辑综合和逻辑适配VHDL元件例化端口映射语句“U1:ND2PORTMAP(A1,B1,S1);”的端口映射关联方式为（

）

答案:位置关联CAD的中文含义是（

）

答案:计算机辅助设计假如A4是一个4位的标准逻辑位矢量，现有语句“A5<='0'&A4;”，则A5是（

）位的标准逻辑位矢量

答案:5多位加法器的构成有两种方式：并行进位和串行进位。其中并行进位方式设有进位产生逻辑，运算速度较快；并行进位方式是将全加器级联构成多位加法器，运行速度较慢。

答案:对从硬件电路系统来看，（

）相当于当前层次中个模块之间的连线以及上面的值。

答案:信号语句“VARIABLECNT:INTEGERRANGE0TO499”的作用是（

）

答案:定义一个初始值为500的整型变量CNT假定上述VHDL中的CLK_IN为8MHZ的方波信号，则输出CLK_OUT的频率是（

）

答案:100KHZ语句组“PROCESS(CLK_IN,RESET)IS...ENDPROCESS”的作用是（

）

答案:这是一个分频计数并控制分频输出的进程，前250个周期输出为高电平，后250个周期输出为低电平语句“CONSTANTDIVIDE_PERIOD:INTEGER:=500”的作用是（

）

答案:定义一个初始值为500的整型分频常量DIVIDE_PERIOD假定上述VHDL中的CLK_IN为10MHZ的方波信号，则输出CLK_OUT的频率是（

）

答案:20KHZ语句组“PROCESS(CQI)IS...ENDPROCESS”的作用（

）

答案:这是一个控制12进制计数器的进位输出进程语句组“PROCESS(CLK，CLR，ENA)IS...ENDPROCESS”的作用（

）

答案:这是一个描述12进制计数器的计数进程语句“SIGNALCQI：STD_LOGIC_VECTOR(3

DOWNTO0)；”的作用是（

）

答案:定义一个含4个元素的标准逻辑位矢量信号CQI,用于保存计数的中间结果对于返回语句，当表达式缺省时，只能用于过程，并不返回任何值；当有表达式时，只能用于函数，并且可以返回多个值。

答案:错语句“U0:CNT10PORTMAP(CLK,CLR,ENA,DOUT(3DOWNTO0),S0);”的端口映射方式是名字关联方式。

答案:错标准单元法，是目前ASIC设计中应用最广泛的设计方法之一。

答案:对并行简单信号赋值语句是VHDL并行语句结构的最基本的单元，它的语句格式如下：信号赋值目标<=表达式；

答案:对CORDIC算法的实现有两种结构方案：迭代结构和流水线结构。其中在流水线电路结构中，具有多个相同的单元电路，其中外部输入XI、YI、ZI作为第一级流水线单元的输入X(0)、Y(0)、Z(0)，中间各个单元首尾相接，也就是第N个单元的输入与N-1个单元的输出X(N-1),Y(N-1),Z(N-1)相连，第N个单元的输出X(N),Y(N),Z(N)又与N+1个单元的输入相连，而最后一级处理单元的输出X(N)、Y(N)、Z(N)就是整个系统的输出XO、YO、ZO。

答案:对对于一个多层次的设计，要根据自底向上的设计与调试原则，先将底层的模块设计分别建立各自的工程并将其调试好，再进行向上层次的设计，最后才进行顶层的电路系统的设计。

答案:对目前可用的下载接口有专用接口和通用接口，串行接口和并行接口之分

答案:对在广义的EDA技术中，CAA技术和PCB-CAD技术不具备逻辑综合和逻辑适配的功能，因此它并不能称为真正意义上的EDA技术。

答案:对从应用和使用的角度讲，EDA技术的基本内容主要包括（

）

答案:实验开发系统;硬件描述语言;大规模可编程逻辑器件;软件开发工具在执行中，并行语句之间可以有信息往来，也可以是互为独立、互不相关、异步运行的。

答案:对在FPGA/CPLD产品型号标识中，一般在型号最后以字母描述适用的环境等级，下述描述属于正确的是（

）

答案:C(Commercial)表示商用级(0℃～85℃);M(Material)表示军工级(-55℃～125℃);I(Industrial)表示工业级(-40℃～100℃)逻辑宏单元(Macrocell)结构中的基本电路单元种类包括（

）

答案:寄存器;门电路;选择器下列基数符中表示八进制基数符号的是（

）

答案:O一个具有K根输入线的LUT对应(

)bit的存储器。

答案:2k基于FPGA的可编程片上系统，有时又被称为基于FPGA的嵌入式系统的是（

）

答案:SOPC将VHDL设计源程序直接送到VHDL仿真器中所进行的仿真，称为（

）

答案:行为仿真SOPC(SystemOnaProgrammableChip)的中文含义是（

）

答案:可编程片上系统XC9500系列器件在结构上基本相同，每个XC9500器件是由一个多功能块FB(FunctionBlock)和输入/输出块IOB组成，并有一个开关矩阵FastCONNECT完全互连的子系统。

答案:对本程序实现的功能是（

）

答案:描述了四选一的数据通道选择器，其中每个数据通道均为8位的标准逻辑位矢量语句“SEL<=B&A”的作用是（

）

答案:将A、B两个输入信号并置后赋值给SEL语句组“PROCESS(CLK，COUNT)IS...ENDPROCESS”的“IFCLK'EVENTANDCLK='1'THEN......ENDIF”语句的作用是（

）

答案:去毛刺语句组“PROCESS(CLK，COUNT)IS...ENDPROCESS”的含义是（

）

答案:这是一个根据控制信号COUNT控制进位输出的进程，如果COUNT=255,则输出CAO<='1'，否则CAO<='0'语句组“PROCESS(CLK，LD)IS...ENDPROCESS”的含义是（

）

答案:描述了一个具有预置功能的计数器，该计数器的初始值为D，终止值为255语句“SIGNALCOUNT:INTEGERRANGE0TO255”的含义（

）

答案:定义一个数据类型为0-255的整数信号，并且其物理含义相当于一个保存计数中间结果的寄存器利用结构描述方式，可采用结构化、模块化设计思想，将一个大的设计划分为许多小模块，逐一设计调试完成，然后利用结构描述方法将它们组装起来，形成更为复杂的设计。

答案:对一般地，对相同的逻辑功能，CASE语句综合后将耗用更多的硬件资源，但是有的逻辑用CASE语句无法描述，只能用IF语句来描述。

答案:对语句组“PROCESS(CLK_IN,RESET)IS...ENDPROCESS”的作用是（

）

答案:这是一个分频计数并控制分频输出的进程，前1680个周期输出为高电平，后320个周期输出为低电平语句“VARIABLECNT:INTEGERRANGE0TO2399”的作用是（

）

答案:定义一个初始值为2400的整型变量CNT假定上述VHDL中的CLK_IN为24MHZ的方波信号，则输出CLK_OUT的频率是（

）

答案:10KHZ在一般大规模可编程逻辑器件的数字系统设计中，只要使用IEEE库中的STD_LOGIC_1164、STD_LOGIC_ARITH、STD_LOGIC_SIGNED和STD_LOGIC_UNSIGNED四个程序包就可以了。

答案:对FOR循环语句和WHILE循环语句可以实现同样的功能，其区别是：FOR循环语句的循环次数未知，而WHILE循环语句的循环次数已知。

答案:错大规模可编程逻辑器件是利用EDA技术进行电子系统设计的载体；硬件描述语言是利用EDA技术进行电子系统设计的主要表达手段；软件开发工具是利用EDA技术进行电子系统设计的智能化的自动化设计工具；实验开发系统是利用EDA技术进行电子系统设计的下载工具及硬件验证工具。

答案:对电路网表文件就是按照某种规定描述电路的基本组成及如何相互连接的文件。

答案:对并行语句与顺序语句，往往互相包含、互为依存，它们是一个矛盾的统一体。

答案:对VHDL子程序具有可重载性的特点，即允许有许多重名的子程序，但这些子程序的参数类型及返回值数据类型是不同的。

答案:对所谓目标器件，就是你设计中需要具体使用的特定型号规格的器件。

答案:对在M2M反熔丝结构中，由于M2M技术采用无源结构，具有更低编程电压和更小的电阻，是目前主流反熔丝工艺。

答案:对我们在使用EDA软件进行FPGA/CPLD的开发时，选择芯片的具体步骤是：先选具体的型号规格（family)，再选有关系列。

答案:错一个文件夹下建立多个工程的方法是：从建第二个工程开始，当提示询问是否选择不同的工程目录时，选择“NO”,这时就可以在一个文件夹下建立多个工程。

答案:对对目标器件设置，包括：选择目标芯片；选择配置方式；选择编程方式；选择输出设置；设置目标芯片的闲置引脚。

答案:对下面关于进程语句的设计要点正确的有（

）

答案:进程的激活必须由敏感信号表中定义的敏感信号的变化来启动，否则必须由一个显式的WAIT语句来激活;综合后对应于进程的硬件结构，对进程中的所有可读入信号都是敏感的，而在VHDL行为仿真中并非如此，除非将所有的读入信号列为敏感信号;同一结构体中的进程之间是并行运行的，但同一进程中的逻辑描述语句则是顺序运行的在FPGA的发展历史上，出现过那些互连结构（

）

答案:通道型互连结构;孤岛型互联结构;层次化互联结构在深亚微米制造工艺下，半导体设计技术面临的巨大的挑战因素有（

）

答案:互连线延时;器件的良率;可测性设计;功耗;信号完整性CPLD/FPGA产品型号标识，除了包括（

）外，还包括改进型描述、适用的环境等级描述、附加后缀等信息。

答案:参数说明;封装代码;品种代码;特征代码;产品系列代码程序包STD_LOGIC_ARITH中定义的数据类型有（

）

答案:SIGNED;UNSIGNED;SMALL_INTFPGA的配置流程一般包括（

）

答案:配置;启动;芯片的初始化对于数字ASIC，按版图结构及制造方法分为（

）

答案:全定制法;半定制法并行过程调用语句可以作为一个并行语句直接出现在结构体或块语句中。

答案:对VHDL程序设计中常用的库有（

）

答案:STD库;IEEE库;VITAL库;WORK库FPGA的中文含义是（

）

答案:现场可编程门阵列语句“Y(0)<='1'WHENSR="000"ELSE'0';”是一个（

）

答案:条件并行信号赋值语句开展本科生研究性教学的必要性有（

）

答案:大众化高等教育的差异化教育的需要;提高大学生实践动手能力的需要;提高大学生专业综合素养的需要;改变大学生被动学习学风的需要;提高大学生专业创新能力的需要“ApplicationSpecificIntegratedCircuits”的中文含义是（

）

答案:专用集成电路对于已知内部由多个规则模块构成的电路，可以用（

）来描述。

答案:FOR_GENERATE语句若S5为8位标准逻辑位矢量，现有语句“S4<=S5(7DOWNTO5)”，则S4是（

）位的标准逻辑位矢量。

答案:3语句含义为打开IEEE库的语句是（

）

答案:LIBRARYIEEE计数的控制在VHDL中可用一个进程表示，而计数的控制又包含正常计数（加1操作）和边界处理（等于边界则清零）两种情况，而什么情况下进行计数或边界处理，可使用IF条件语句进行判断控制。

答案:对本程序实现的功能是（

）

答案:描述了四选一的数据通道选择器，其中每个数据通道均为16位的标准逻辑位矢量程序中的CASE语句是（

）

答案:顺序语句语句组“PROCESS(SEL)...ENDPROCESS”的作用（

）

答案:这是一个控制进程，根据控制信号SEL的值选择对应的数据输出。语句“SEL<=B&A”的作用是（

）

答案:将A、B两个输入信号并置后赋值给SEL语句组“ENTITYMUXB41IS...ENDENTITYMUXB41”的作用是（

）

答案:实体说明本程序实现的系统是（

）

答案:将32位BCD码数据DIN[31..0]用8个共阴数码管进行动态扫描显示的电路语句组“CASEBCDIS...ENDCASE”的作用（

）

答案:将BCD码转换成数码管的8段驱动信息,高电平有效关于语句组“PROCESS(CLK)IS...ENDPROCESS”的作用正确的说法是（

）

答案:这是一个8进制计数器;产生动态扫描显示的控制信号;产生动态扫描显示需要的从000-111周期性变化的控制信号语句组“CASECNTIS...ENDCASE”的作用（

）

答案:待显示数据的选择,对应显示数码管公共端的选通（低电平有效）语句“SIGNALBCD:STD_LOGIC_VECTOR(3DOWNTO0);”的作用是（

）

答案:定义一个用于系统内部模块之间的连线并保存数据传递中间结果的信号BCD除非所有条件句中的选择值能完整覆盖CASE语句中表达式的取值，否则最末一个条件句中的选择必须用“OTHERS”表示。

答案:对VHDL的基本标识符就是以字母开头，不连续使用下划线，不以下划线“_”结尾的，由字母、数字以及下划线“_”组成的字符串。

答案:对本程序描述的系统是（

）

答案:一个1024×8位的双口SRAM语句组“RP:PROCESS(CLOCK)IS...ENDPROCESSRP”的作用是（

）

答案:当CLOCK上升沿到来并且控制信号RE=‘1’时，将由RADD指定的存储单元的数据读到外部端口语句组“WP:PROCESS(CLOCK)IS...ENDPROCESSWP”的作用是（

）

答案:当CLOCK上升沿到来并且控制信号WE=‘1’时，将外部端口的数据写到由WADD指定的存储单元由GENERIC类属说明可知，本设计描述的是一个存储器的设计，下面说法正确有（

）

答案:本存储器的存储单元为8位;本存储器的地址线有10根;本存储器共有1024*8位;本存储器的容量为1024个字节本程序用到的程序包有（

）

答案:STD_LOGIC_UNSIGNED;STD_LOGIC_ARITH;STD_LOGIC_1164本程序实现的功能是（

）

答案:描述了一个16位标准逻辑位矢量的数据移位寄存器，其具有同步复位、左移/右移一位、数据并行输入等功能语句组“WAITUNTIL(RISING_EDGE(CLK))；IF(RESET=‘1’)THEN

QOUT<="0000000000000000"”的含义是（

）

答案:当CLK上升沿来到且复位信号RESET=‘1’时，QOUT<="0000000000000000"语句“WAITUNTIL(RISING_EDGE(CLK)”的含义是（

）

答案:当CLK的上升沿到来时，WAIT语句结束挂起启动进程语句“

QOUT:BUFFERSTD_LOGIC_VECTOR(7DOWNTO0)”的含义是（

）

答案:QOUT是一个带有反馈功能的输出端口语句组“ENTITYSHIFT_REGIS...ENDENTITY

SHIFT_REG”的作用是（

）

答案:实体说明Spartan-3系列的结构由5个基本的可编程功能模块组成，分别是可配置逻辑模块(CLB)、输入/输出模块(IOB)、存储器块（BlockRAM）、乘法器模块（Multiplier）和数字时钟管理器(DCM)。

答案:对进行ASIC设计的系统规格说明，就是分析并确定整个系统的功能、性能、物理尺寸；确定制造工艺、设计周期和设计费用；建立系统行为模型，进行可行性验证。

答案:对从理论上说，无源忆阻器一旦替代SRAM存储单元，能够有效降低FPGA中晶体管的数量和功耗，提高器件的密度，同时兼有可重构性和非易失性。

答案:对七段数码管显示器可分为共阳极、共阴极型两种，其中共阴极型数码管是指数码管的7个发光二极管的阴极连接在一起，并且均接GND,而数码管的驱动端a-g必须是高电平有效。

答案:对动态扫描的原理是：通过一个扫描控制电路，对需要显示的结果进行逐个扫描，使七段数码管逐个进行显示。只要每个管子扫描频率超过人的眼睛视觉暂留频率，就可以达到某一时刻点亮1个七段数码管，却能享有所有七段数码管同时显示的视觉效果，而且显示也没有闪烁抖动，从而间接实现显示结果的同时显示。

答案:对目前我国典型的EDA实验开发系统生产厂家有杭州康芯电子，友晶科技，依元素科技等厂家。

答案:对在大规模和超大规模逻辑资源、低功耗与价格比值方面，CPLD比FPGA有更大的优势。

答案:错字符是用单引号引起来的ASCII字符，而字符串则是一维的字符数组，须放在双引号中。

答案:对CPLD编程后，即可固定下载的逻辑功能，使用方便，电路简单。

答案:对普通软件中的N次子程序调用，由于其执行是顺序执行的，因此根据子程序的调用顺序，每调用1次，则对应的子程序将执行一次。而VHDL中的N次子程序调用，N个子程序的调用执行是同时执行的，因此需要N个对应子程序的硬件电路才能完成其功能。

答案:对对于QuartusⅡ10.0及其以上的高版本，除非安装了特定的Modsim-Altera仿真工具，可直接使用设置波形的形式进行仿真外，否则只能通过调用第三方仿真软件Modsim使用仿真测试程序的方式进行仿真。

答案:对使用EDA技术进行电子系统设计，其仿真的基本步骤可总结如下：（1）分析系统设计要求和设计思想、弄懂系统的工作原理/工作流程；（2）了解各种输入信号及要求，设置各种输入激励信号；（3）估计各种输出的期望值；（4）进行实际仿真及结果分析；（5）仿真改进与完善。

答案:对ASIC的全定制方法，在通用中小规模集成电路设计、模拟集成电路的设计中被广泛采用。

答案:对在中小规模范围，CPLD价格较便宜，能直接用于系统。

答案:对对于共阳极接法的七段数码显示管，如果显示码为11111001，那么在数码管上会显示数字1。

答案:对主流厂家的EDA软件的主要差别在于：面向的目标器件不一样；性能各有优劣。

答案:对顺序过程调用就是在顺序语句的环境中执行一个给定名字和参数的过程。（

）

答案:对变量赋值语句的语法格式和信号的赋值语句语法格式是相同的。

答案:错VHDL时序仿真，已将器件特性考虑进去了，因此可以得到精确的时序仿真结果。

答案:对在FPGA的设计开发中，选择速度过高的器件，会加大电路板设计的难度。

答案:对VLSI结构设计与优化技术：包括流水线、并行处理、重定时、展开、折叠、脉动结构等各种VLSI结构设计优化技术；强度消减、超前或驰豫超前等FPGA系统性能优化技术。

答案:对元件例化语句包括两个组成部分：一个是元件调用声明，一个是元件的端口映射。

答案:对一个程序包应至少包含常数说明、数据类型说明、元件定义、子程序说明四种内容中的一种。

答案:对SOPC硬件设计开发的基本步骤包括（

）

答案:创建Nios系统模块：①启动SOPCBuilder；②添加CPU及外围器件；③指定基地址；④系统设置；⑤生成系统模块;将图标添加到原理图文件并构建含各种输入和输出的完整芯片系统;将目标文件配置于FPGA中;编译QuartusⅡ工程设计文件;创建一个QuartusⅡ工程ASIC分类大致可分为（

）

答案:数模混合ASIC;数字ASIC;模拟ASIC通用EDA实验开发系统，就是指能够满足各种EDA实验或设计开发需要的EDA实验开发系统。

答案:对ModelSim可以进行的仿真有（

）

答案:Gate-Level(门级)仿真;RTL(寄存器传输级)仿真;Functional(功能级)仿真利用EDA技术开展研究性教学的研究目标主要有（

）

答案:基于EDA技术的系统设计与实现基础训练;基于EDA技术的系统设计与实现课题研究;基于EDA技术的系统设计与实现相关研究SOPC软件设计开发的基本步骤包括（

）

答案:启动设计工具NiosⅡIDE;将程序下载到FLASH存储器;建立新的源程序和软件工程或导入已建源程序和软件工程;编译工程;运行程序或调试程序根据教材介绍比较流行的、主流厂家的EDA的软件工具有（

）

答案:QuartusⅡ;ISE/ISE-WebPACKSeries;ispLEVERCPLD/FPGA产品上的标识，除了包括（

），还应包括产地与其他说明。

答案:产品序列号;生产厂家标识;产品型号;注册商标下列WAIT语句所设的进程启动条件是时钟CLOCK的上升沿的有（

）

答案:WAIT

UNTIL

RISING_EDGE(CLOCK);WAIT

UNTIL

NOTCLOCK'STABLE

AND

CLOCK='1';WAIT

UNTIL

CLOCK='1';WAIT

UNTIL

CLOCK'EVENT

AND

CLOCK='1'FPGA的英文全称是FieldProgrammableGateArray。

答案:对程序体的定义，是以（

）开始，接着是程序包首说明部分，最后以“END[PACKAGE

BODY][程序包名]”结束。

答案:PACKAGEBODY

程序包名

IS常用的硬件描述语言包括（

）

答案:Verilog;VHDL;ABELXilinx公司现有的FPGA产品（

）

答案:Virtex系列;XC系列;Spartan系列最流行的第三方EDA工具有：仿真功能最强大的是（

）

答案:ModelSimVHDL的语言要素有（

）

答案:数据对象;运算操作符;操作数;数据类型将由综合器产生的网表文件针对某一具体的目标器进行逻辑映射操作，其中包括底层器件配置、逻辑分割、逻辑优化、布线与操作等，配置于指定的目标器件中，产生最终的下载文件（如JEDEC格式的文件）的过程,称为（

）

答案:逻辑适配将电路的高级描述，针对给定硬件结构组件，进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述文件的过程，称为（

）

答案:逻辑映射

答案:DATA2Cyclone Ⅲ器件平面结构的主要组成模块包括（

）

答案:嵌入式存储器块;由逻辑阵列块(LAB);I/O单元和PLL;嵌入式乘法器设计者可以从外面通过（

）的重新设定而改变一个设计实体或一个元件的内部电路结构和规模。

答案:类属参量“LIBRARYIEEE;”表示该设计用到的库是（

）库。

答案:IEEEFPGA的英文全称是（

）

答案:FieldProgrammableGateArrayFPGA结构中的PIC（ProgramI/OCell）的中文含义是（

）

答案:可编程I/O单元下列符号中表示与非的是（

）

答案:NAND下列符号中属于并置操作符的是（

）

答案:&ASIC的英文全称是（

）

答案:ApplicationSpecificIntegratedCircuits在VHDL的结构体中只表示输入与输出间转换的行为，它不包含任何结构信息的硬件结构的描述方式称为（

）

答案:行为描述ASIC的中文含义是（

）

答案:专用集成电路CAE的中文含义是（

）

答案:计算机辅助工程设计在VHDL的结构体中主要使用元件例化语句及配置语句来描述元件的类型及元件的互连关系硬件结构的描述方式称为（

）

答案:结构描述如果X(n)表示输入端口X在参考时刻n时的输入数据，则X(n+2)表示的含义是（

）

答案:输入端口X在参考时刻n后2个周期时的输入数据若P(I)是一个已经定义的、具有L个单元、每个单元具有W2位标准逻辑位数据的二维数组类型的信号，则VHDL程序中的P(I)(W2-1)的含义是（

）

答案:表示第I个乘积P(I)的最左边位，也就是P(I)的符号位若某进程PROCESS是一个无敏感信号列表的进程，进程中的启动条件语句是：WAITUNTILCLK='1'，则该进程的启动条件是（

）

答案:当CLK上升沿来到时，WAIT语句结束挂起，启动进程的执行7段LED数码管显示器可分为共阳极、共阴极型两种，其中共阳极型数码管是指数码管的7个发光二极管的阴极连接在一起，并且均接GND,而数码管的驱动端a-g必须是高电平有效。

答案:错在微控制器/微处理器中，有一个称为计数器/定时器的基本功能组件。为什么同一个功能组件，即可以是计数器，又可以是定时器呢？这是因为定时器本质上就是个计数器，只不过定时结果是对应定时计数器的结果乘以计数器的时钟周期。

答案:对在程序的调试和仿真中，由于程序中有关参数的原因，要观察有关输出的变化，需要运行较长的时间，或在一个给定的时间内，可能看不到有关输出的变化。这时我们可采取调整有关参数的方法进行仿真，待仿真证明程序正确后再复原到原程序。

答案:对若W2、L已经定义，并且N2BIT、

ARRAY_N2BIT、P的有关定义如下：SUBTYPEN2BITISSTD_LOGIC_VECTOR(W2-1DOWNTO0);

TYPEARRAY_N2BITISARRAY(0TOL-1)OFN2BIT;

SIGNAL

P:ARRAY_N2BIT;

则信号P综合成硬件后相当于一个存储器/寄存器组，该存储器/寄存器组具有L个存储/寄存单元，每个单元具有W2位数据。

答案:对动态扫描显示的原理是：通过一个扫描控制电路，对需要显示的结果进行逐个扫描，使显示数码管逐个进行显示，但要求显示数码管的扫描频率必须大于24HZ以上。

答案:对通用EDA实验开发系统，我们可看成多种单一EDA实验开发板经过优化叠加而成的EDA实验开发系统，因此其使用一般更加灵活，并且使用时需要设置一个确定的控制信号。

答案:对数字频率计的设计，本质上就是一个特定计数器的设计，这是因为：频率测量的基本原理就是计算每秒钟内待测信号的脉冲个数，而脉冲的个数可通过计数被测信号上升沿的次数而得到。

答案:对如果分频信号对占空比有要求，并且假定N为分频常数，NH为输出高电平的控制常数，则分频器可按如下方法设计：控制信号的产生：输入信号的每个上升沿到来时，进行加1操作，一直计数到N-1为止。输出的控制：根据控制信号的产生结果，当控制信号小于(N-NH)时输出高电平,否则输出低电平。

答案:错分频电路本质上是计数器的变种，其计数值由分频常数N=fout/fin决定，其输出不是一般计数器的计数结果，而是根据分频常数对分频输出信号的高、低电平进行控制的。

答案:错数字秒表的设计，本质上就是一个多个计数器级联而成的计数器的设计，只不过最低位计数器的输入时钟信号需要根据最小计时单位确定其基准频率。

答案:对在FPGA和CPLD中，在低功耗、高集成度方面具有绝对的优势的器件是（

）

答案:FPGAAltera公司基于SRAMLUT结构器件的配置模式有（

）

答案:PPS被动并行同步模式;PS被动串行模式;PSA被动串行异步模式;JTAG模式;PPA被动并行异步模式;配置器件配置模式Altera公司其CPLD器件系列主要有（

）

答案:MAX系列;Classic系列;FLASHlogic系列Altera公司的FPGA器件系列产品按推出的先后顺序有FLEX系列、APEX系列、ACEX系列和Stratix系列、Cyclone系列、Arria系列。

答案:对Xilinx公司的CPLD器件系列主要有XC7200系列、XC7300系列、XC9500系列和CoolRunner系列。

答案:对在选择FPGA的设计开发中，对芯片速度的选择是速度越高越好。

答案:错Spartan-3系列的FPGA，由于其极低廉的成本，能理想地应用于宽带访问、家庭网上工作、显示/投影和数字电视设备中。

答案:对把FPGA应用电路目标文件写入FPGA的专用配置ROM的过程，称为编程。

答案:错Altera公司现在的主流产品是低档的Cyclone系列、中档的Arria系列和高档的Stratix系列。

答案:对基于新型半导体结构的FPGA的两种结构有：碳纳米管交叉开关结构、忆阻器结构。

答案:对“FieldProgrammableGateArray”的中文含义是（

）

答案:现场可编程门阵列从可编程元件上分类，PLD可分为（

）

答案:基于SRAM的编程元件;熔丝型开关;EEPROM的编程元件;可编程低阻电路元件;EPROM的编程元件LatticeEC的结构与LatticeECP-DSP的结构基本相同，主要区别就是没有sysDSPBlock。

答案:对CPLD的主要参数包括宏单元数，最大频率，电源电压，最大用户I/O等方面。

答案:对最典型的交叉开关设计包括（

）

答案:通用型（universal）;不相交型（disjoint）;威尔顿型（Wilton）ONO反熔丝，是具有氧-氮-氧介质夹层的反熔丝；M2M反熔丝，是金属-金属反熔丝。

答案:对CPLD的英文全称是ComplexProgrammableLogicDevice。

答案:对采用多输入的LUT结构作为基本逻辑单元，已经成为FPGA发展的主流趋势。

答案:对FPGA的核心是可编程技术。

答案:对对于相同的一个VHDL设计，若采用不同的FPGA芯片来实现，该系统的最高频率可能会是不同的。

答案:对一个可进行硬件验证的完整的SOBEL图像边缘检测器包括的模块有（

）

答案:图像数据（模拟）采集模块（MINPUT）;数据处理模块(PROCESSOR);帧窗口接收模块(FIFO);数据显示处理模块(DISPLAY);串入并出模块(SIPO);像素窗口刷新模块(REFRESH)对于组合逻辑程序，在进行VHDL程序的时序仿真的时候，不论每组测试数据的持续时间的长短，都能得到正确的结果。

答案:错元件例化语句中的端口映射语句“U1:LCNT8PORTMAP(CLK=>CLK,LD=>LD1,D=>A,CAO=>CAO1);”，其端口映射方式是（

）

答案:名字关联方式一个完整的SOBEL图像边缘检测器，其中求出四个方向的图像梯度数据绝对值的最大值，同时判别最大值出现的方向的模块是（

）

答案:数据处理模块(PROCESSOR)在CORDIC算法的硬件实现方案中，相对于迭代结构，流水线结构的优点有（

）

答案:控制比较简单;处理速度非常快

答案:将10以内的正整数TEMP1转换成四位二进制数BCD编码，并赋值给LBCD对于相同的一个VHDL设计，不管采用什么样的FPGA芯片来实现，该系统的最高频率是相同的。

答案:错多位加法器的构成有两种方式：并行进位和串行进位。其中并行进位方式设有进位产生逻辑，运算速度较快；串行进位方式是将全加器级联构成多位加法器，运行速度较慢。

答案:对语句“IFLD='1'THENCOUNT<=D;”是一个计数器控制进程中的一个语句，其中COUNT为保存计数过程中间结果的信号，则该语句的作用是（

）

答案:高电平预置数进程间一般是并行运行的，但由于敏感信号的设置不同以及电路的延迟，在时序上，进程间的动作是有先后顺序的。

答案:对进程间一般是顺序运行的，但由于敏感信号的设置不同以及电路的延迟，在时序上，进程间的动作是没有先后顺序的。

答案:错作为FIFO的设计，它包括数据的写操作、数据的写地址修改、数据写满控制，数据的读操作、数据的读地址修改、数据读空控制，因此可用6个进程来描述对应的操作。

答案:对有关FIFO正确的说法是（

）

答案:FIFO，本质上是一个读写存储器，但它的存储规律是先进先出三态门电路的输出值包括（

）

答案:高电平;高阻态;低电平

答案:错对于没有子程序说明的程序包体可以省去，因此程序包首可以独立定义和使用。

答案:对

答案:对VHDL的描述风格有三种，分别是（

）

答案:行为描述;数据流描述;结构描述触发器和寄存器（锁存器），都是具有存储功能的电路，其VHDL程序设计的基本方法是相同的。

答案:对所谓分频电路，就是将一个给定的频率较高的数字输入信号，经过适当的处理后，产生一个或数个频率较低的数字输出信号。

答案:对译码器可以用于（

）

答案:指令译码;地址译码;显示驱动译码;控制译码在VHDL的结构体中只描述了所希望电路的功能或者说电路行为，而没有直接指明或涉及实现这些行为的硬件结构的描述方式称为（

）

答案:行为描述计数器的设计，其基本功能包括计数控制和进位控制。其中计数控制又分为正常计数和边界处理，正常计数是进行加1操作或加N操作；边界处理则进行清零。

答案:对选择信号赋值语句本身不能在进程中应用，但其功能却与进程中的CASE语句的功能相似。

答案:对选择信号赋值语句允许有条件重叠的现象，也允许存在条件涵盖不全情况。

答案:错VHDL的函数首由（

）组成。

答案:数据类型;参数表;函数名VHDL子程序调用的特点有（

）

答案:从硬件角度讲，一个子程序的调用类似于一个元件模块的例化;在进程中允许对子程序进行调用;可以在结构体或程序包中的任何位置对子程序进行调用对于内部由多个规则模块构成而两端结构不规则的电路，可以用FOR_GENERATE语句来描述电路内部的规则部分，而根据电路两端的不规则部分形成的条件用IF_GENERATE语句来描述。

答案:对VHDL元件例化端口映射名字关联方式的符号为（

）

答案:=>一般地，可在过程定义参量表可以定义的数据流向模式有（

）

答案:INOUT;OUT;INVHDL元件例化端口映射语句“U1:ND2PORTMAP(S1,S2,C=>Z1);”中的端口映射关联方式为（

）

答案:混合关联一个程序包应包含常数说明、数据类型说明、元件定义、子程序说明等四种内容。

答案:错VHDL的元件例化语句用于建立端口之间映射关系的常用方式（

）

答案:混合关联;名字关联;位置关联条件等待语句是指（

）

答案:WAITUNTIL条件表达式VHDL中可以具有属性的项目有（

）

答案:信号、变量、常量;实体、结构体、配置、程序包;类型、子类型;过程、函数敏感信号等待语句是指（

）

答案:WAITON信号表进程经综合后对应的硬件电路，对进程中的所有可读入信号都是敏感的，而在VHDL行为仿真中并非如此，除非将所有的读入信号列为敏感信号。

答案:对下列属于顺序语句的是（

）

答案:报告(REPORT)语句;断言(ASSERT)语句;决断(RESOLUTION)函数语句CASE选择句中的“=>”不是操作符，它相当于“THEN”的作用。

答案:对下列属于并行语句的是（

）

答案:并行信号赋值语句;进程语句;条件信号赋值语句IF语句是一种条件语句，它根据语句中所设置的一种或多种条件，有选择地执行指定的顺序语句。

答案:对一般情况下，只有WAITUNTIL格式的等待语句可以被综合器接受。

答案:对LOOP循环语句的循环方式由（

）语句控制。

答案:EXIT;NEXT下列属于转向控制语句的是（

）

答案:LOOP循环语句;CASE选择语句;IF条件语句信号赋值目标 :=赋值源；其中冒号加等号（:=）作为一个整体，称之为信号赋值符号。

答案:错对于数据类型不同的参量需要进行相互作用和传递时，首先必须进行数据类型的转换，这是因为VHDL是一种强类型语言，要求各种数据类型相同的参量，才能相互作用和传递。

答案:对下列不属于顺序语句的是（

）

答案:进程语句类型转换函数方式，就是通过定义一个数据类型转换函数，将属于某种数据类型的数据对象转换成属于另一种数据类型的数据对象。

答案:对下列符号中表示逻辑左移的是（

）

答案:SLLVHDL语言操作符的种类包括（

）

答案:逻辑操作符;符号操作符;关系操作符;算术操作符变量赋值目标<=赋值源；其中指向左边的双箭头(<=）作为一个整体，称之为变量赋值符号。

答案:错由于标准逻辑位数据类型的多值性，在条件语句中，如果未考虑到STD_LOGIC的所有可能的取值情况，综合器可能会插入不希望的锁存器。

答案:对下列属于变量赋值的特点的是（

）

答案:具有局部特征;赋值过程立即发生STD_LOGIC_VECTOR数据类型的数据对象赋值的原则是：同位宽、同数据类型的矢量间才能进行赋值。

答案:对信号的使用和定义范围是实体、进程、子程序、结构体和程序包。

答案:错在下标段的定义中，TO表示数组下标序列由低到高，，而DOWNTO表示数组下标序列由高到低。

答案:对对于VHDL的编译器和综合器来说，程序文字的大小写是不加区分的。

答案:对从硬件电路系统来看，（

）相当于当前层次中各模块之间的连线以及上面的值。

答案:信号VHDL对设计的描述具有相对独立性，因此设计者可以不懂硬件的结构，也不必管最终设计的目标器件是什么。

答案:对比较常用硬件描述语言有（

）

答案:ABEL;VHDL;VerilogHDL虽然VHDL仿真器允许变量和信号设置初始值，但在实际应用中，VHDL综合器并不会把这些信息综合进去。

答案:对下列数制基数表示的文字中表示十六进制数的是（

）

答案:16#E#E1VHDL作为一种硬件描述语言，其所有语句经过逻辑综合后都会变成对应的硬件电路。

答案:错锁定引脚后不必再编译一次，即可将引脚锁定信息应用到最终的下载文件中。

答案:错决定仿真运行时间的长短和时钟信号的最高频率的两个参数分别是仿真运行时长和波形文件最小时间单位。

答案:对在进行管脚锁定时，要想建立变化的I/O资源与特定的芯片管脚编号的联系，包括的步骤有：①变化的I/O资源；②电路结构图；③插座号；④管脚对照表；⑤特定的芯片管脚号。管脚锁定实现步骤的先后顺序为（

）

答案:①②③④⑤原理图设计的主要操作有：添加元件、移动元件、添加连线、添加网络名、添加输入/输出端口。

答案:对NiosⅡ处理器系列包括了快速的(NiosⅡ/f)、经济的(NiosⅡ/e)和标准的(NiosⅡ/s)三种内核，每种都针对不同的性能范围和成本。

答案:对英文“GateLevelSimulation”表示是门级仿真。

答案:对如果已经新建了波形文件，但是进行仿真操作时却提示找不到仿真文件，可能的原因是：（1）波形文件未存盘；（2）波形文件未存入指定工程目录下。

答案:对在QuartusⅡ的主菜单下，执行【Tools】→【RunSimulationTool】命令，可以进入进行RTL仿真和门级仿真的操作界面。

答案:对对含有多个模块多个层次的设计与测试，通常按照自底向上的方法进行设计与测试，也就是先进行低层次各模块的设计与测试，待低层次各模块的设计与测试完毕后再进行顶层模块的设计与测试。

答案:对授权方式一般有（

）

答案:浮动授权;评估授权;固定授权由于先有新的操作系统，再有基于该操作系统开发的各种EDA专业软件，因此操作系统的选择应尽量选择低些的版本。

答案:对对于共阳极接法的七段数码显示管，要想在数码管上显示数字3，那么其显示码应为0100111。

答案:错若某端口定义为“CQ:OUTSTD_LOGIC_VECTOR(3DOWNTO0);”，则CQ的数据类型为（

）

答案:4位的标准逻辑位矢量测试平台的设计实体说明，由于没有有关的类属说明和端口说明，所以可以省略不写。

答案:错在数据动态扫描显示电路DTCNT9999的程序设计中，输出端口COM的作用是控制数码管是否有效；输出端口SEG的作用是控制数码管显示的数字。

答案:对对于共阴极接法的七段数码显示管，如果显示码为0000110，那么在数码管上会显示数字1。

答案:对QuartusⅡ软件工程实现设置主要包括指定目标器件、编译过程设置、EDA工具选择、逻辑分析与逻辑综合设置、逻辑适配设置、仿真设置等。

答案:对EDA仿真测试程序，核心功能部分，一般包括两个部分：①根据测试的各种要求，通过各种赋值语句给被测试系统提供各种测试输入信号；②通过元件例化语句建立被测试系统与测试平台内输入信号和输出信号的映射关系。

答案:对芯片的管脚锁定就是将设计实体的管脚与目标芯片特定的可输入输出管脚建立一一映射的过程。它包括两个方面：一是需设定未用的管脚；二是根据需要进行管脚的锁定。

答案:对每个实体可以有多个结构体，每个结构体对应着实体不同结构和算法实现方案。对于具有多个结构体的实体，必须用（

）配置语句指明用于综合的结构体和用于仿真的结构体。

答案:CONFIGURATIONCLK'EVENTANDCLK='1'表示CLK的(

)

答案:上升沿类属参量常用来动态规定一个实体端口的大小，或设计实体的物理特性，或结构体中的总线宽度，或设计实体中、底层中同种元件的例化数量等。

答案:对已知标号为U1的元件MYNAND2的输入端口为A和B，输出端口为Y，现要用MYNAND2例化产生一个新的系统（A1、B1为输入端口、Y1为输出端口），要求MYNAND2的A与系统的A1关联，B与系统的B1关联，Y与系统的Y1关联，下列端口映射语句语法正确的是（

）

答案:U1:MYNAND2