EDA技术智慧树知到期末考试答案章节答案2024年泰山学院

EDA技术智慧树知到期末考试答案+章节答案2024年泰山学院关于实体端口模式BUFFER和INOUT的不同之处的描述正确的是（

）。

答案:INOUT端口信息的流通是双向的,既可以对此端口赋值，也可以通过此端口读入数据。;BUFFER端口是具有读功能的输出模式，即信号输出到实体外部，但同时也在内部反馈使用，不允许作为双向端口使用。;BUFFER端口是缓冲模式，INOUT端口是双向模式；下列优化方法中属于面积优化方法的（

）。

答案:串行化;资源共享下列对于基于EDA软件的正确的FPGA

/

CPLD设计流程错误的是：（

）。

答案:原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试;原理图/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试；;原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试下面对函数和进程的相同点描述正确的有

（

）。

答案:都需要先定义后使用；;都允许调用；;都可以重载；;过程与函数都属于子程序；并行语句可以同时执行。（

）

答案:对多个设计文件可以同时存放在在一个Project库中。（

）

答案:对单进程状态机和多进程状态机可靠性相同。（

）

答案:错EDA的实质就是像高级语言程序那样描述电路的结构。（

）

答案:错VHDL是强类型语言，就是说不允许不同类型间数据直接操作，但是通过数据类型重载等操作还是可以实现相互操作的的。（

）

答案:对后缀是.BDF表明该文件类型是VHDL设计文件。（

）

答案:错若某变量被定义为数值型变量，未赋初始值时默认值为‘0’。（

）

答案:错FSM就是有限状态机。（

）

答案:对EDA设计的基本单位是项目Project，所以设计前必须先创建Project。（

）

答案:对进程语句必须有敏感信号才能激活。（

）

答案:对安全有限状态机最好采用单进程描述。（

）

答案:对IP核就是知识产权核。（

）

答案:对用计算机软件设计数字系统的描述程序，这就是EDA的实质。（

）

答案:错端口定义时需要说明其传输方向，定义信号不需要定义其传输方向，因为它是双向的。（

）

答案:对的给出的赋值符选项中，常量使用

（

）。

答案:：=下面的CASE语句使用正确的是（

）。

答案:标准逻辑位数据类型STD_LOGICE预定义在VHDL的IEEE标准库中，其中的取值‘Z’表示：（

）

答案:高阻下面哪一个可以用作VHDL中的合法的实体名（

）

。

答案:OUT1GAL是指（

）。

答案:通用阵列逻辑如果在进程中使用完整的IF语句，那么综合后的结果实现的是（

）。

答案:组合逻辑电路在选项中是描述关于实体的端口模式BUFFER和INOUT的不同之处。其中不正确的是（

）。

答案:BUFFER和INOUT端口都具有双向端口模式

答案:OUT状态机编码方式中，其中（

）占用触发器较多，但其实现比较适合FPGA的应用。

答案:一位热码编码在对PLD器件内部结构进行描述采用的简化符号中，行线与列线相交处若有（

）表示有一个耦合元件可编程连接。

答案:“×”在VHDL的IEEE标准库中预定义有标准逻辑位数据类型STD_LOGICE，其中的‘1’表示的意思是：（

）。

答案:强’1’Quartus

II中编译VHDL源程序时要求（

）。

答案:文件名和实体名要相同如果采用不完整的IF语句，那么其综合结果实现的是（

）。

答案:时序逻辑电路指定设计电路的输入输出端口与目标芯片引脚的连接关系的过程称为（

）。

答案:引脚锁定在设计输入完成后，应立即进行设计文件的（

）。

答案:编译在对进程PROCESS语句的结构及语法规则的描述选项中，找出所有正确的：（

）。

答案:当前进程中声明的变量不可用于其他进程；;PROCESS为一无限循环语句；;敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动；下面的库中不需要显式打开的是（

）。

答案:STANDARD;WORK关于元件封装（打包）的描述正确的是（

）。

答案:只能在高层设计中调用底层元件;封装后供其他设计调用该元件下面的标识符不合法的是：（

）

答案:_QD，;DB_;DB-A，;NA__C,;3DA，简单PLD器件包括PROM、PAL和GAL等类型。（

）

答案:对仿真延时的两种分类是固有延时和传输延时。（

）

答案:对设计实现一个具体的数字系统就是EDA的一般目标。（

）

答案:对现代EDA设计的基本流程是自顶向下。（

）

答案:对大规模可编程逻辑器件的两种主流器件就是FPGA和CPLD。（

）

答案:对自底向上和自顶向下都是现代EDA设计的典型流程。（

）

答案:错VHDL是强类型语言，就是说不同类型数据间的操作绝对不能实现。（

）

答案:错设计安全状态机时，应该使用多进程描述而不是单进程描述更好。（

）

答案:错INTEGER数据类型最能够代表实际数字电路信号特征。（

）

答案:错从可靠性来讲，一般单进程FSM高于多进程FSM。（

）

答案:对综合是EDA技术的核心，包括自然语言综合、行为综合、逻辑综合、结构综合等类型。（

）

答案:对表达式C<=A+B中，A、B和C数据类型都是STD_LOGIC_VECTOR,可以直接进行加法运算。（

）

答案:错进程语句中，不管在何时，process语句后面必须列出敏感信号

（

）

答案:错IP核只有软IP核和硬IP核两种。（

）

答案:错仿真就是对设计电路的软件测试。（

）

答案:对VHDL语言的运算操作包括了逻辑运算符、关系运算符、乘法运算符等，它们三者的优先级是相同的。（

）

答案:错VHDL的WORK库是用户设计的现行工具库，用于存放（

）的工程项目。

答案:用户自己设计信号的赋值符是

（

）。

答案:<=在VHDL中，（

）的数据传输不是立即发生的，目标信号的赋值需要经过一定延迟时间。

答案:信号ISP的意义是（

）。

答案:在系统可编程VHDL的端口说明语句声明端口为输入方向，应该使用选项（

）。

答案:INCPLD器件能够实现可编程，主要是基于其中的（

）结构。

答案:与或阵列可编程下列是EDA技术应用时设计的主要环节：A.

原理图/HDL文本输入;

B.

适配;

C.

时序仿真;

D.

编程下载;

E.

硬件测试;

F.

综合。请选择合适的顺序构成基于EDA软件的FPGA

/

CPLD设计流程：（

）。

答案:AFBCDE在横线处应选择：（

）。IF

clr='0'

THEN

qtmp:="00000000";

ELSE

qtmp:=qtmp+1;

_______;

答案:END

IF在VHDL中，数据传输是立即发生的数据对象是（

）。

答案:变量在给出的多个关于综合的描述中，只有（

）是错误的。

答案:综合是纯软件的转换过程，与器件硬件结构无关。声明端口为双向方向使用的端口模式是（

）。

答案:INOUT进程（

）。

答案:只对信号敏感，对变量不敏感QuartusII的设计文件只能直接保存在（

）。

答案:工程目录

答案:MEALY型在VHDL语言中，下列对时钟边沿检测描述中，错误的是（

）。

答案:if

clk’stable

and

not

clk

=

‘1’

then下列状态机的状态编码，（

）方式有“输出速度快、难以有效控制非法状态出现”这个特点。

答案:状态位直接输出型编码子程序中的语句都是（

）。

答案:顺序语句PLD器件内部结构的符号描述中，若有一个耦合元件固定连接，采用在行线与列线相交处的（

）表示。

答案:“.”进程内不能定义:(

)

答案:信号在VHDL中，不存在任何延迟行为，而是立即发生的数据传输对象是（

）。

答案:变量在进行仿真时，不考虑器件的硬件特征的仿真属于（

）。

答案:功能仿真在所有关于CASE语句和WITH_SELECT语句的描述中找出正确的选项：（

）。

答案:表达的条件集合必须是完备的。;表达的条件之间必须是互斥的；;CASE语句和WITH_SELECT语句都是顺序语句；;都可以用来表达多重并列条件的选择；在下面对综合的描述中，正确的是（

）。

答案:为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；;综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的。;综合就是将电路的高级语言转化成低级的，可与FPGA

/

CPLD的基本结构相映射的网表文件；下面关于状态机的说法正确的是（

）。

答案:N进程状态机的N是指主控进程的个数；;只要是具有顺序递进工作特征的电路就可以用状态机来描述。;有限状态机主要用来描述数字系统中的控制模块；

答案:下面对函数重载的描述正确的是（

）。

答案:函数重定义;函数的初始定义EDA的编程下载就是把完成设计、综合和仿真后的网表文件送入PLD器件的过程。(

)

答案:对并行语句在使用时应该放入进程才对。（

）

答案:错综合器就是完成VHDL综合使用的PLD器件。（

）

答案:错顺序语句必须按书写顺序执行。（

）

答案:对功能仿真和时序仿真都与器件特性无关。（

）

答案:错多个进程语句可以同时执行。（

）

答案:对VHDL原理图设计文件采用辅助文件名是.BDF。

（

）

答案:对＇Ｂ＇和＂B＂是相同的。（

）

答案:错从系统级、行为级等高级描述向RTL级、门级等低层次描述的转换，这就是作为EDA的核心的综合。（

）

答案:对IF语句和CASE是顺序语句。（

）

答案:对语句

type

wr

is

(wr0,wr1,wr2,wr3,wr4,wr5);

定义了一个状态变量wr，可以直接对wr赋值。

（

）

答案:错Process语句和WITH…SELECT

语句是并行语句。（

）

答案:对使用符号化定义的枚举类型，枚举类型文字元素的编码通常是自动设置的。（

）

答案:对一般单进程状态机可靠性低于多进程状态机。（

）

答案:错VHDL设计文件的后缀是.VHD。（

）

答案:对进程语句中必须有敏感信号列表。（

）

答案:错CONSTANT

T2：std_logic

<=

’0’;

（

）

答案:错传统的系统硬件设计方法是采用自上而下（top

down）的设计方法，利用硬件描述语言（HDL）的硬件电路设计方法采用自下而上（bottom

up）的设计方法。

（

）

答案:错EDA的实质就是用计算机软件设计硬件数字系统。（

）

答案:对体现实际数字电路信号特征最典型的数据类型是

BIT型。

（

）

答案:错VHDL语言共支持四种常用库，其中哪种库是用户的VHDL设计现行工作库：（

）。

答案:WORK工作库Altera

CycloneIII系列中的EP3C16Q240C8这个器件是属于（

）。

答案:RAM型FPGA打开要使用的程序包的关键词是

（

）。

答案:USE

答案:IN可以不必声明而直接引用的数据类型是

（

）

。

答案:BITQuartusII的原理图形设计文件类型为（

）。

答案:.bdf；描述四选一开关的核心语句，正确的是

（

）。

答案:

答案:下列哪个流程是基于EDA软件的正确的FPGA

/

CPLD设计流程：（

）

答案:原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试在VHDL的CASE语句中，条件句中的“=>”不是操作符，其作用相当于（

）。

答案:THENICR的意义是（

）。

答案:在电路可重构关于CASE语句和WITH_SELECT语句的描述不正确的有（

）。

答案:CASE语句和WITH_SELECT语句都是顺序语句QuartusII属于(

)。

答案:EDA工具软件在VHDL中

（

）不能将信息带出对它定义的当前设计单元。

答案:变量变量的赋值符是

（

）。

答案::=IP核在EDA技术和开发中具有十分重要的地位，以HDL方式提供的IP被称为（

）。

答案:软IP设D0为'0',

D1为'0',

D2为'11',

D3为'0',

D0

&

D1

&

D2

&

D3的运算结果是（

）。

答案:“00110”电子系统设计优化，主要考虑提高资源利用率，减少功耗—即面积优化，以及提高运行速度—即速度优化；指出下列那种方法不属于速度优化：（

）。

答案:资源共享

答案:行为描述给出的多个库选项中需要显式打开的只有

（

）。

答案:IEEE使用QuartusII图形编辑方式输入的电路原理图文件必须经过（

）才能进行仿真验证。

答案:编译语句“for

n

in

0

to

7

loop”的循环次数为（

）次。

答案:8BIT型数据有几种取值：（

）。

答案:2；

答案:数据流（RTL）描述PLA是指（

）。

答案:可编程逻辑阵列关于面积优化的描述正确的有

答案:最常用的面积优化方法是资源共享法;面积优化就是资源优化;面积优化可以降低功耗乘法器设计中，基于硬DSP核的设计在资源和速度指标上都优于基于逻辑单元的设计。

答案:对关于速度优化的描述正确的有

答案:速度优化就是满足更好的系统工作频率。;最常用的速度优化策略就是使用流水线;寄存器配平和关键路径法也是常用的速度优化策略关于简易正弦信号发生器设计，以下描述正确的有

答案:在FPGA中实现的ROM并非真正的ROM;ROM中的数据预先保存成一个数据文件，存放在顶层设计文件所在的WORK库文件夹;地址发生器就是一个计数器，用来控制对ROM单元存储数据的读写，所以其模值等于单元个数。LPM就是参数化宏功能模块，可以看作是一个微型的软IP核。

答案:对关于子程序的下列描述正确的有

答案:子程序可重构;调用函数会返回一个函数值;定义子程序既可以在程序包中，也可以在进程或结构体中仿真延时是对实际电路延时特征的建模，分为惯性延时和传输延时两种。

答案:对所列语句属于并行语句的有

答案:进程语句;WHEN...ELSE语句;WITH...SELECT语句关于VHDL描述风格的说法正确的有

答案:三种描述风格分别适用于不同应用场合;功能描述也称行为描述，最能体现HDL语言的强大建模能力，应用最广泛;数据流描述适用于比较简单的电路模块设计;结构化描述最典型的语句就是元件例化，是实现层次化设计顶层模块化描述的利器所列选项属于顺序语句的是

答案:CASE语句顺序语句按照书写顺序执行，并行语句同时执行，与书写顺序无关。

答案:对信号signal是对电路中连线的建模。信号传输是有延时的，所以在VHDL程序中，信号赋值的实现需要经过一个小的延迟，称为δ周期。

答案:对在ADC0809采样控制状态机设计中，有状态机提供的控制输出信号包括

答案:地址锁存允许信号ALE;输出锁存允许信号LOCK;启动转换信号START;输出允许信号OE常用的状态机编码方式包括

答案:直接输出型编码;顺序编码;一位热码有限状态机描述方式特别适用于具有顺序执行特征的数字系统控制器的设计。与单片机控制相比，其工作频率可以更高。

答案:对我们所说的单进程、双进程、三进程状态机中的“进程”都是只主控进程，不包含辅助进程。

答案:对多进程状态机功能表述清晰，可读性好，但是因为有组合进程，容易产生毛刺，影响可靠性。单进程状态机可靠性较好，但是可读性差。一般可以先设计成多进程FSM，再改写成单进程FSM。

答案:对Process是顺序语句（）

答案:错IF语句只能用描述顺序语句（）

答案:错IF语句是顺序语句（）

答案:对以下关于Process语句的描述对的是（）

答案:进程中的语句都是顺序语句;两个进程语句之间通过信号进行信息传递;Process是并行语句;Process语句的执行时间是一个δ周期关于CASE语句的说法对的是（）

答案:CASE语句只能用于描述组合电路进程中的变量赋值语句，其变量更新是

答案:立即完成VHDL的PROCESS是由顺序语句组成的，但其本身却是并行语句。

答案:对完整的条件语句将产生组合电路，不完整的条件语句将产生时序电路。

答案:对在VHDL语言中，所列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正确的是

答案:进程由说明语句部分、并行语句部分和敏感信号参数表三部分组成在所列对时钟上升沿检测的VHDL描述中，错误的是

答案:iffalling_edge(clk)

then位类型（BIT）的取值只有两种：（

）和（

）。

答案:‘0’;‘1’IF语句和CASE语句是用于描述组合电路最常用的语句。它们用于组合电路的共同特征是都用来描述：

答案:完全条件完整的VHDL设计实体的基本结构包括库、（

）、（

）、（

）四个部分

答案:程序包;实体;结构体标准逻辑位数据类型STD_LOGIC常用的数值有（

）、（

）、（

）等。

答案:‘Z’;‘1’;‘0’;‘-’元件例化语句有（

）条语句构成。该语句用于VHDL层次化设计。

答案:2设计仿真文件常用的工具有

答案:设定仿真时间EndTime;Zoom工具用来调整波形编辑器展示界面的大小;最常用的信号波形工具：时钟信号和计数器信号，以及高低电平”0“、“1”;Node

Fider工具用来选择工程需要展示的输入输出节点在实验箱操作时，以下描述哪些是正确的？

答案:实验箱操作时尽量不要带电拔插，以免造成器件损坏;在编程下载操作前必须先锁定引脚;锁定引脚后要再执行一遍编译操作才能把引脚锁定信息输入目标文件;主芯片外接时钟信号的输入引脚最好选择33脚即全局时钟引脚JTAG标准接口是用来实现边界扫描测试的国际标准接口，实现测试只需要5个引脚：TDI、TDO、TCLK、TMS、TRST.

答案:对VHDL源程序的文件名应与

（

）

相同，否则无法通过编译。

答案:实体名EDA技术中编程