船舶电网电能质量实时检测系统的设计

船舶电网电能质量实时检测系统的设计张耀东：船舶电网电能质量实时检测系统的设计山东交通学院毕业设计（论文）PAGE50PAGE51前言随着船舶电力系统规模的不断增大，电力系统中的整流型、冲击性等非线性负荷日益增多，这些非线性负荷的存在，往往导致船舶电网发生电压畸变、电压波动、电压闪变和三相不平衡等电能质量问题，使得船舶电网供电质量降低、甚至恶化电网运行状况。在我国电力工业蓬勃发展、电力负荷急剧增长的同时，非线性和冲击性负荷也在不断地增长，这些负荷对供电系统电能质量造成了严重的污染。对于船舶电站而言，特别是近几年来，电能质量不断下降，这样，如何提高船舶电网的电能质量、确保船舶电力系统安全经济运行，成为了船舶工业关注的焦点之一。近些年，我国也开发了一些电力测控装置和电能质量检测装置，但在功能上、实用化方面均未达到理想效果。本文提出了一种基于DSP(数字信号处理器)的船舶电网电能质量的实时检测系统，利用DSP芯片强大的计算功能进行电能质量参数波形失真的在线检测，实时显示参数波形的失真程度，为船舶电网电能质量的测评和改善提供了准确的依据。DSP采用数字系统完成信号处理的任务，具有数字系统的一些共同优点，如抗干抗性强，便于大规模集成等。与传统的模拟信号方法相比较，还有一些明显的优点，如精度高、灵活性强，可以实现模拟系统很难达到的指标和特性。论文首先围绕电能质量这一主题，论述了电能质量的基本概念和船舶电网电能质量问题及其产生的原因，回顾了国内外电能质量检测领域的现状，概述了现有检测装置存在的问题；接着论述了衡量船舶电网电能质量的几个重要指标，介绍了DSP芯片的特点和发展情况以及它的性能指标和选择标准；然后详细介绍了该检测系统的数据采集和模数转换设计、DSP处理单元设计、数模转换设计等；最后介绍了该系统基于DSP的软件设计方法，对可能产生的误差进行了分析。电能质量测量技术是电测量领域的拓展。近年来，依托电力电子技术发展起来的供电系统的各种负荷，诸如变流装置、炼钢电弧炉和电力机车等，一方面对工农业生产自动化水平、效率的提高推动巨大；另一方面，由于它们非线形、冲击性及不平衡的用电特性，也造成供电网的电压波形发生畸变，引起电压波动和闪变以及二相不平衡，甚至导致系统频率出现波动，供电质量降低，影响电力网和电工、通讯及电力电子设备的安全与经济运行。而对电能质量的监督有赖于准确可靠的测量仪器和科学合理的测量方法。在对电能质量问题的研究的同时，也极大到促进了数据采集等多种测量方法的发展。本装置采用TI公司的TMS320LF2407ADSP芯片作为系统的中央处理器，◆电力系统中最常用微处理器包括51系列等控制型器件，但随着电力系统对实时性、数据量和计算要求的不断提高，这些器件在计算能力方面已不能很好地适应电力系统的要求。致使电力系统的高精度测量、实时监控和先进算法的运用受到了限制。◆有的产品虽然直接引进了国外的技术模块，功能较强，可是价格较高，且不完全适合我国市场。◆有的产品无通讯和控制输出功能，不满足电力系统网络化、自动化的发展方向。◆人机交互性不好。在过去的几十年里，单片机的广泛使用实现了简单的智能控制功能。但是随着计算机科学与技术、信号处理理论与方法的迅速发展，需要处理的数据量越来越大，对电测仪表的实时性和精度的要求也越来越高。而电能质量检测装置不同于一般的电力基本参数测量仪器，要进行电能质量指标的计算、分析，并且要运用复杂的数学算法。如果采用比较先进的单片机Intel80C196KC进行基本的32点FFT运算，在12M主频下采用快速算法仍然需要0.25秒左右，如采用更加先进复杂的算法则需要的时间更长。显然，传统的单片机技术已不能满足电力系统实时监控的需要。1.4本论文的任务数字信号处理采用数字系统完成信号处理的任务，具有数字系统的一些共同优点，如抗干抗性强，便于大规模集成等。与传统的模拟信号方法相比较，还有一些明显的优点，如精度高、灵活性强，可以实现模拟系统很难达到的指标和特性。本文在研究船舶电力系统电能质量指标和测量方法的基础上，研制出一种基于数字信号处理器(DSP)的电能质量检测系统，主要工作包括：1．回顾了电能质量的概念以及发展的概况，指出了现有的船舶电力系统存在的电能质量问题，介绍国内外电能质量的检测方法以及现有电能质量检测装置存在的问题。2．讨论了衡量船舶电网的电能质量指标。3．简单介绍了DSP的发展和特点，以及DSP的性能指标和选择标准，设计基于DSP技术的电能质量检测系统的软硬件结构。4，对于基于DSP技术的检测系统进行了误差分析。5．结论与展望。2船舶电网的电能质量分析根据国家技术监督局先后颁布的六个有关电能质量国家标准，我们得知，衡量电能质量的主要指标是：电压偏差，谐波畸变率，三相不平衡度，电压波动与闪变以及暂时过电压和瞬时过电压。通常提及的电能质量指标总是指电压质量。但这显然是不够的，还应该同喇采用其它指标，如有功功率和无功功率方面的指标。因此，船舯电网的电能质量指标常为：主配电板汇流排的电压特性(电压偏差，电压波形畸变率，不平衡电压)、电网频率偏差和并联运行发电机组的有功功率和无功功率的畸变特性。判断电能质量的最好方法即为分析其各项质量指标。2.1电压偏差电压偏差是衡量电压质量的重要指标，它的计算公式比较简单，表示如公式(2.1)[1][2]：（2.1）(1)35KV及以上供电电压正负偏差的绝对值之和不超过额定电压的10％。(2)10KV及以下三相供电电压允许偏差为额定电压的7％。(3)220V单相供电电压允许偏差为额定电压的7％、10％。对电压质量的评价需要许多静态和动态的电压参数值，这些参数值涉及电压波形特性，电压对称性、频率、电压均方根值等。这些参数可用于确定电压受干扰情况。从测量的角度来看，电压均方根值和频率都是易于测量的，相形之下，波形畸变的测量会复杂一些。在静态条件下，电压波形的畸变可由其谐波(有时还包含间谐波)来描述。通常可被检测到40次谐波至50次谐波。但在大多数情况下，这样高次的谐波在实际电力系统中影响很小，通常检测2至20次谐波已经足够忆另外，我们并没有必要具体地将每一次谐波均表达出来，而应是分析各次谐波产生的共同影响，最典型的就是求THD(谐波总畸变因子)的值，其定义如公式(2.2)：（2.2）其中，s1为基波的均方根值。求THD值无需测出每次谐波的值。如果THD较大或波动较明显，则要对谐波进行总的谐波频谱分析，可以通过简单的傅氏变换进行在线分析，而无需采用仪表测量窗口或同步采样频率，而且可以采用离线形式。因谐波在频谱中是下降趋势，故对于谐波的各种规定，如船级社的规定，超过一定次数的高次谐波在分析时忽略不计。以一条实船(滚装船)为例，THD相对较小，为1．78％，而25次谐波的幅值达基波的1.68％。解决这个问题的方法在检测阶段考虑补充因素，用DBF表述，其定义如公式(2.3)：（2.3）其中，Urms(f1-f2)为在f1至f2频段中电压的均方根值。求DBF值的最好的办法是采用数字小波变换法。此外，如果将数字小波变换用于瞬态分析，则测量装置无需附加运算功能便可对DBF进行有效计算。总之，只有在DBF值较高时才有必要对相应频带的谐波幅值进行测量，而且大多数情况下离线测量即可。但是当DBF值较低而THD值较高时，则应仔细分析低次谐波。仍以上述的滚装船为例，对于频率f1=812.5Hz和f2=1625Hz，用DBFf1-f2的值为1.7％。通过这个值对频带进行分析是困难的，还有一个类似的参数为频带总谐波畸变THBD。另一个问题是在瞬态情况下，常用峰-峰值和脉冲持续宽度，有时还有其能量来描述。瞬态时其能量常如公式(2.4)所描述：（2.4）其中，Ut（t）为瞬时电压值，t1为瞬态起始时间，t2为瞬态结束时间。上述对能量的定义可以被认为是消耗在1欧姆电阻上的被分析的信号的能量。2.2电压波动电压波动Ut，用式(2.5)表示。(2.5)式中：Umax，Umin──工频电压调幅波的相邻两个极值电压。为了使电压波动与电压偏差相区别，规定电压变化率大于每秒0.2%时为电压波动，否则视为电压偏差。2.3电网频率偏差电力系统的标称频率为50Hz，频率的偏差可由公式(2.6)表示：[3](2.6)式中：∆f—频率偏差f—实际频率额定fn—额定频率2.4三相不平衡度三相不平衡度的度量用式(2.7)表示。(2.7)式中：U2──三相电压用对称分量分解后的负序分量的幅值；U1──三相电压用对称分量分解后的正序分量的幅值。《电能质量三相电压允许不平衡度》(GB/T15543-1995)中规定，电力系统公共连接点正常电压不平衡度允许值为2%，短时不得超过4%。2.5谐波畸变率由于电力系统中非线性负荷的增加，给系统带来了大量的谐波污染，影响了电网的安全运行和用户对电能质量的要求。在谐波测量上多数采用数学方法对电压电流信号进行谐波分析，对于稳态谐波的测量，快速傅里叶变换（FFT）是分析谐波的最好方法，利用FFT可以直接得到波形所含的各频谱分量。3基于DSP实时检测系统的硬件设计3.1数字信号处理器DSP的选择数字信号处理(DigitalSignalProcessing)是一门以众多学科为理论基础而又广泛应用于许多领域的新兴学科。数字信号处理器(DigitalSignalProcessor)是微电子学、数字信号处理、计算机技术这三门学科综合研究的成果。两者的简称都是DSP。[8][9]3.1.1数字信号处理器(DSP)的发展和特点自然界中的模拟信号(如声音、图象)通过采样成为.组用数字表示的序列即数字信号。数字信号处理就是对这样的数字信号进行分析、处理，它侧重于理论分析、算法确定及软件实现，如快速傅立叶变换(FFF)、卷积、数字滤波等。要实现这些算法，特别是要实现实时地完成某种算法，就需要有特殊的硬件支持，这种硬件支持的最佳方案之一就是数字信号处理器。随着人们对实时信号处理要求的不断提高和大规模集成电路技术的迅速发展以及数字信号处理器性能的提高和价格的下降，数字信号处理技术(简称DSP技术)得到广泛的普及和应用。[10][11][12]3.1.2DSP芯片的类别和使用选择数字信号处理器的采用是为了达到实时信号的高速处理，为适应各种各样的实际应用，产生了多种类型、档次的DSP芯片。在DSP市场上，从廉价型到超高性能型各类品种都有，世界上生产和开发DSP芯片的公司也很多，著名的有美国德州仪器(TexasInstruments，简称TI)公司，美国模拟器件(AnalogDevices，简称AD)公司，MOTOROLA，AT＆T，Intel，NEC，Fujitsu，National等。在我国推广和应用较多的有TI公司、AD公司和MOTOROLA公司的DSP芯片。1．芯片的类别从DSP芯片的数据结构分，DSP芯片分为定点和浮点两种类型。数据以定点格式工作的DSP芯片称为定点DSP芯片；数据以浮点格式工作的芯片称为浮点DSP芯片。从使用的广泛性可以把DSP分为通用DSP和专用DSP芯片两种。专业型DSP芯片一般用以完成特定的运算功能，并且已经将控制算法固化在芯片内，通用性比较差；通用型DSP芯片是内部资源对用户开放的系统，用户可以根据不同的需要进行编程，可以实现各种数字信号的处理算法。从性能上可以按精度／动态范围和处理速度将通用作进一步的划分。另外，各个厂家还根据DSP芯片的CPU结构和性能将产品分成若干系列。2．使用选择在设计DSP系统时，如何根据系统要求选择合适的DSP芯片，是决定系统性能的一个重要环节。由于DSP芯片的发展速度很快，并且种类很多，用户在选用芯片，要考虑以下几种因素：(1)性能：描述DSP性能的最重要的技术指标是运算速度。在快速的实时处理系统中，要选择运算速度快的DSP芯片，例如定点运算的DSP芯片特点是运算速度快、功耗低，价格便宜，体积小，但运算精度不高，般是16位，片内也只有32位，所以用得最多。而浮点运算的DSP芯片特点是运算速度慢、功耗大，成本较高，体积稍大，但运算精度高，一般是32位，片内一般可达40位，适合丁对数据动态范围和精度要求高的特殊应用。(2)片内硬件资源：不同的DSP芯片所具有的片内硬件资源是不相同的，即使是同一公司的同一系列的DSP芯片，也具有不同的片内硬件资源。片内硬件资源包括片内RAM、ROM的数量，I/O接口的种类和个数，总线驱动能力，外部可扩展的程序和数据空间等。选用片内硬件资源丰富的DSP芯片，其系统设计更为简单、可靠，且体积小、抗干扰能力强。(3)价格：TI公司的价格规律是刚上市的DSP芯片价格一般较高，上市一至两年后，芯片价格会大幅度下降；将要淘汰的芯片(公司不推广的)价格略高；量越大，价格越便宜，厂家主推的产品，价格较便宜。因此，选择DSP除了考虑运算速度以外，还要对其总线结构、数据的传输能力、运算精度、存储器容量、可编程能力、功耗、价格等因素进行选择，同时还要有功能完善的开发工具(软、硬件仿真)支持，这样力。能使所选的芯片不仅满足数字信号处理系统设计的要求，而且使用方便，性能价格比高。3.1.3TI公司TMS320LF2407DSP介绍及选择原因前面已经提过，数字信号处理器(DSP)是当前发展非常迅速的一类电子器件，其功能强大，应用相当广泛。在世界上几个生产DSP芯片的大公司中，TI(TexasInstruments)公司的TMS系列DSP芯片的市场占有率最高。目前，国内应用的DSP主要以TI公司的TMs320系列为主。C2000系列DSP是TI公司TMS320DSP的三大系列之一，它既具有一般DSP芯片的高速运算和信号处理能力，又和单片机一样在片内集成了丰富的外设，所以特别适用于数字控制系统，TMS320C2000系列包括TMS320C20x、TMS320C24x和TMS320C28x三类。TMS320C24x系列DSP芯片针对数字控制系统应用作了优化设计，芯片内部具有多达16路的10位数模转换功能，具有多个通用定时器和一个监视(Watchdog)定时器，具有多达16个通道的PWM(PulseWidthModulation)通道，最多具有41个通道输入输出引脚。表3．1列出了TMS320C24x系列芯片的资源配置。图3．1是该系列芯片中TMS320LF2407ADSP的方框图。表3.1TMS320C24x系列新品的资源配置Tab.3.1TMS320C24xseriesofallocationofresourcesTMS320C24xMIPSRAM/字ROM/字Flash/字I/O引脚比较/PWM通道定时器同步串行口异步串行口A/D通道数/（转换时间/us）F24020544—16k289/123/11116ch/6.6F2402054416k-289/123/11116ch/6.6F24120544—8k265/82/118ch/0.85C242205444k-265/82/1-18ch/0.85F24320544—8k325/82/1118ch/0.85LF240730/402.5k—32k4110/164/11116ch/0.5LF240630/402.5k—32k4110/164/11116ch/0.5LF240230/40544—8k215/82/1-18ch/0.5LC240630/402.5k32k-4110/164/11116ch/0.5LC240430/401.5k16k-4110/164/11116ch/0.5LC240230/405444k-215/82/1-18ch/0.5TMS320LF2407ADSP组成包括：40MHz、40M1PS的低电压3．3VCPU、片内存储器、事件管理器模块、片内集成外围设备。TMS320LF2407A的CPU是基于TMS320C2XX的16位定点低功耗内核。体系结构采用四级流水线技术加快程序的执行，可在一个处理周期内完成乘法、加法和移位运算。其中央算术逻辑单元(CALU)是一个独立的算术单元，它包括一个32位算术逻辑单元(ALU)、一个32位累加器、一个16x16位乘法器(MUL)和一个16位桶形移位器，同时乘法器和累加器内部各包含一个输出移位器。完全独立于CALU的辅助寄存器单元(ARAU)包含八个16位辅助寄存器，其主要功能是在CALU操作的同时执行八个辅助寄存器(AR7至AR0)上的算术运算。两个状态寄存器ST0和STl用于实现CPU各种状态的保存。TMS320LF2407A采用增强的哈佛结构，芯片内部具有六条16位总线，即程序地址总线(PAB)、数据读地址总线(DRAB)、数据写地址总线(DWAB)、程序读总线(PRDB)、数据读总线(DRDB)、数据写总线(DwEB)，其程序存储器总线和数据存储器总线相互独立，支持并行的程序和操作数寻址，因此CPU的读/写可在同一周期内进行，这种高速运算能力使自适应控制、卡尔曼滤波、神经网络、遗传算法等复杂控制算法得以实现。TMS320LF2407A地址映象被组织为三个可独立选择的空间：程序存储器(64K)、数据存储器(64K)、输入／输出(I/O)空间(64K)。这些空间提供了共192K字的地址范围。其片内存储器资源包括：544字×16位的双端口数据／程序DARAM、2K字×16位的单端口数据／程序SARAM、片内32K×l6位的Flash程序存储器、256字x16位片上BootROM、片上Flash／ROM具有可编程加密特性。TMS320LF2407A的指令集有三种基本的存储器寻址方式：立即寻址方式、直接寻址方式、间接寻址方式。TMS320LF2407A包含两个专用于电机控制的事件管理器模块EVA和EVB，每个事件管理器模块包括通用定时器(GP)、令比较单元、正交编码脉冲电路以及捕获单元。①通用定时器。TMS320LF2407A共有四个16位通用定时器，可用于产生采样周期，作为全比较单元产生PWM输出以及软件定时的时基。通用定时器有四种可选择的操作模式：停止／保持模式、连续增计数模式、定向增／减计数模式和连续增／减计数模式。每个通用定时器都有一个相关的比较寄存器TXCMPR和一个PWM输出引脚TXPWM。每个通用定时器都可以独立地用于提供一个PWM输出通道，可产生非对称或对称PWM波形，因此，四个通用定时器最多可提供4路PWM输出。②全比较单元。每个事件管理器模块有三个全比较单元(1、2和3；4、5和6)，每个比较单元各有一个16位比较寄存器CMPRx，各有两个CMP／PWM输出引脚，可产生2路PWM输出信号控制功率器件，其输出引脚极性由控制寄存器(ACTR)的控制位来决定，根据需要，选择高电平或低电平作为开通信号，通过设置T1为不同工作方式，可选择输出对称PWM波形、非对称PWM波形或空间矢量PWM波形。死区控制单元(DBTCON)用来产生可编程的软件死区，使得受每个全比较单元的两路CMP／PWM输出控制的功率器件的间次开启周期间没有重叠，最大可编程的软件死区时间达16／us。③正交编码脉冲电路。正交编码脉冲(QEP)电路可以对引脚CAPl／QEPl和CAP2／QEP2上的正交编码脉冲进行解码和计数，可以直接处理光电编码盘的2路正交编码脉冲，正交编码脉冲包含两个脉冲序列，有变化的频率和四分之一周期(90.)的固定相位偏移，对输入的2路正交信号进行鉴相和4倍频。通过检测2路信号的相位关系可以判断电机的正／反转，并据此对信号进行加／减计数，从而得到当前的计数值和计数方向，即电机的角位移和转向，电机的角速度可以通过脉冲的频率测出。④捕获单元。捕获单元用于捕获输入引脚上信号的跳变，两个事件管理器模块总共有六个捕获单元。EVA模块有三个捕获单元引脚CAPl、CAP2和CAP3，它们可以选择通用定时器1或2作为时基，但CAPl和CAP2一定要选择相同的定时器作为时基；EVB模块也有三个捕获单元引脚CAP4、CAP5和CAP6，它们可以选择通用定时器3或4作为时基，但CAP4和CAP5一定要选择相同的定时器作为时基。每个单元各有一个两级的FIFO缓冲堆栈。当捕获发生时，相应的中断标志被置位，并向CPU发中断请求。TMS320LF2407A片内集成了丰富的外设，大大减少了系统设计的元器件数量。①串行通讯口。TMS320LF2407A设有一个异步串行外设通讯口(SCI)和一个同步串行外设通讯口(SPI)，用于与I．位机、外设及多处理器之间的通讯。SCI即通用异步收发器(UART)支持RS--232和RS--485的工业标准仝双工通信模式，用来与卜位机的通讯；SPI可用于同步数据通讯，典型应用包括TMS320LF2407A之间构成多机系统和外部I／O扩展，如显示驱动。②A／D转换模块。包括两个带采样／保持的各8路10位A／D转换器，具有自动排序能力，一次可执行最多16个通道的自动转换，可工作在8个自动转换的双排序器工作方式或一组16个自动转换通道的单排序器工作方式。A／D转换模块的启动可以有事件管理器模块中的事件源启动、外部信号启动、软件立即启动等三种方式。③控制器区域网(CAN)。是现场总线的一种，主要用于各种设备的检测及控制。TMS320LF2407A片上CAN控制器模块是一个16位的外设模块，该模块完全支持CAN2.0B协议，6个邮箱(其中0、1用于接收；4、5用于发送；2、3可配置为接收或发送)每次可以传送O～8个字节的数据，具有可编程的局部接收屏蔽、位传输速率、中断方案和总线唤醒事件，超强的错误诊断，自动错误重发和远程请求回应，支持自测试模式等功能。CAN总线通讯可靠性高，节点数有110个，传输速度高达1Mb／s(此时距离最长为40m)，直接通讯距离可达10km(速率5kb／s以下)，采用双绞线差动方式进行通讯，有很强的抗干扰能力。④锁相环电路(PLL)和等待状态发生器。前者用于实现时钟选项；后者可通过软件编程产生用于用户需要的等待周期，以配合外围低速器件的使用。⑤看门狗定时器与实时中断定时器。均为8位增量计数器，前者用于监控系统软件和硬件工作，在CPU出错时产生复位信号；后者用于产生周期性的中断请求。⑥外部存储器接口。可扩展为192K字x16位的最大可寻址存储器空间(64K字程序存储器、64K字数据存储器、64K字I／O空间)。⑦数字I／O。TMS320LF2407A有40个通用、双向的数字I／O引脚，其中大多数都是基本功能和一般I／O复用引脚。⑧JTAG接口。由于TMS320LF2407A结构复杂、工作速度快、外部引脚多、封装面积小，引脚排列密集等原因，传统的并行仿真方式己不适合于TMS320LF2407A的开发应用。TMS320LF2407A具有符合IEEEll49．1规范的5线JTAG(边界扫描逻辑)串行仿真接口，能够极其方便地提供硬件系统的在线仿真和测试。⑨外部中断。有五个外部中断(功率驱动保护、复位、不可屏蔽中断NMI及两个可屏蔽中断)。3.2硬件的总体设计在电能质量检测系统中，为了有效地了解船舶电力系统电能质量参数的实际情况，使其具有较强的测量功能、准确度高、速度快和高抗干扰性，同时尽可能降低成本，必须及时测量船舶电力系统电能质量参数和采用“物美价廉”的器件。同步采样由于能够反映交流信号的变化本质，并保持采样信号与被测信号严格同步，因此在电能质量参数测量系统中被广泛使用。同步采样中最关键的是如何保证采样频率与信号频率严格同步，这是本文硬件设计的重点之一。同时，由于本测量单元需要处理大量数据，用一般串口进行数据传输己经不能满足电力系统信号实时分析的要求。为此设计以下硬件电路来满足同步采样和快速传输采样数据，硬件组成框图如图3.1所示。硬件设计的组成模块包括模拟量输入模块、数据采集模块、DSP数据处理模块以及模拟量输出模块等。其详细原理图及PCB图见附录A所示。图3.1系统硬件组成框图Fig.3.1Thesystemhardwarecompositionblockdiagram3.3模拟量输入模块3.3.1模拟信号输入电路模拟量输入电路包括电压互感器(PT)、电流互感器(CT)、电压变换器和电流变换器几部分组成。PT将一次侧的380V电压转变为二次侧的100V低压，再经电压变换器输出-5V～+5V的交流信号。运用CT将一次侧大电流转变为5A额定电流，然后经电流变换器，并在其二次侧并联电阻，将得到-5V～+5V的交流电压信号。电压和电流变换器同时起将强电与微机的弱电系统隔离和抗干扰作用。3.3.2模拟抗混叠低通滤波电路系统处在一个强大的干扰源一电网中，另外由于前面的模拟量输入电路中的互感器、变换器的影响，使得信号在进入数据采集模块之前，所采样的信号混有各种频谱的信号，而这些信号很多是我们不需要的。在实际应用中，必须满足奈奎斯特采样定理的要求，防止频谱混叠的发生。我们采用传统的方法，用模拟滤波器滤除高于采样频率fs一半的高频，但是由于模拟滤波器的物理特性，往往难以保证低通频带的较好的特性。这里采用模拟低通滤波与数字滤波相结合的方法提高抗混叠效果，减少单纯模拟滤波器的非平直通带特性带来的测量误差。假定所需测量的信号频率范围为0～fp，模拟低通滤波器只需滤除fx=fp以上的频率成分，并保证0～fp。范围内的特性品质，而对于fp～fs／2范围内的信号频率成分则可以采样后用数字滤波的方法来滤除。为了使滤波特性更接近于理想情况，模拟抗混叠低通滤波器采用两极RC式结构，如图3.2所示。[4][5]图3.2模拟抗混叠低通滤波器Fig.3.2Simulationofantialiasinglow-passfilter3.4数据采集模块采集的信号由此单元进入仪器，在此基础上仪器进行数据处理，因此，仪器的测量精度也与该单元的质量密切相关，所以，要根据仪器的技术要求合理选择通道的结构，恰当地选用芯片，并把它与主机电路正确连接起来，它包括前端信号调理电路、A／D转换电路和同步锁相电路等。在周期性的电力参数测量中，进行同步采样是准确测量实时信号的关键，而对于数据采集模块来说，A／D转换器是模数转换电路的核心器件，模数转换电路的测量精度也主要取决于A／D转换器的分辨率，它在整个测量系统中占有举足轻重的作用。在不同的应用场合对A/D转换器的要求不同，器件选型时，应考虑以下几条原则：(1)A/D转换的位数满足测量精度要求(2)A/D转换速率满足测量精度要求(3)系统实现的性能价格比A/D转换器的位数与整个测量控制系统所要测量控制的范围和精度有关。A/D转换器的位数至少要达到测量精度要求的最高分辨率。实际选取A/D转换器的位数还要与其它环节所能达到的精度相适应。A/D转换的“分辨率”可以用A/D转换器的位数表示，也可以用“量化单位”表示。“量化单位”是指输出数字量最低位变化一位所对应的输入模拟信号的变化范围，记为1LSB。设n位ADC器件的模拟输入范围为VFS，则有：1LSB=VFS／2n“。因为实际的A/D转换器一般是按四舍五入原理进行的，故其“量化误差”实际最大达到其量化单位的一半。经过计算选择12位A/D转换器可以满足设计指标的±0.05％范围内的误差要求。通常A/D转换器的位数至少要比总精度要求的最低分辨率高一位，本仪器在测试中的最小精度等级要求为0.05级(0.05％)，考虑到整个系统的设计，我们初步决定选用14位A/D芯片。由于DSP芯片中自带的A/D转换器不能满足设计的要求，因此在本系统中采用的是Maxim公司推出的14位A/D芯片MAXl25。3.4.1前端信号调理电路在A/D转换之前，先要对输入信号进行适当的信号调理，使得调理后的信号满足A/D转换器的输入要求。MAXl25模拟输入通道的输入电压范围为-5V～+5V，在图3.3所示的电路中使用了2个运算放大器，A1用作跟随器，用来缓冲MAXl25输出的2.5V基准电压源；A2和4个电阻构成了信号条理网络，适当配置R1～R4电阻可以实现对输入信号Vi的缩放和平移，以适合MAXl25模拟通道的要求。[6][7]图3.3前端信号调理电路Fig.3.3Frontendcircuitforsignaldisposal3.4.2A/D转换电路经过信号调理后的模拟信号就可以进入A/D转换器的模拟通道，前面已经介绍过A/D转换器的选择标准，这里就不再赘述，下面主要介绍MAXl25的主要特点和功能。MAXl25是内部带同步采样保持器的高速多通道14位数据采集芯片，芯片内部包含1个14位，转换时间为跏s的逐次逼近型模拟数字转换器，1个+2．5V的内部参考电压基准，1个参考输入缓冲器，4个同步采样／保持放大器，1个可编程序列发生器，1个内部的16MHz时钟和4个存放转换数据的14位RAM。4个连续的读信号可访问4个转换数据，每路具有17V的输入故障保护，避免外界对芯片冲击而造成损失。每个同步采样／保持放大器均与一个2选1电路相连。内部序列发生器被编程后，可实现A，B两组(CHlA，CH2A，CH3A，CH4A或CHlB，CH2B，CH3B，CH4B)中的任何1组产生1路输入、2路输出、3路输入、4路输入的同步采样方式。它采样连续逼近的转换技术实现模／数转换，对于每一个指定的通道，模/数转换器最快能在3us内完成转换，并将数据依次存于内部RAM中。在每个脉冲下，内部序列发生器将产生最少1个通道、最多4个通道的转换顺序(在缺省模式下，CHlA通道上的数据被转换)，连续转换指定通道上的数据。在一个转换顺序里的最后一个通道转换结束后，端出现一个低电平。MAXl25输入指令(Ao～A3)与数据输出(Do～D13)在低4位通过三态门实现复用，与UP或DSP接口容易。，，控制读/写操作。是标准的片选信号，能控制MAXl25作为地址线的I／O端口。当为高电平时，所有的I/O呈现高阻，读/写操作无效。首先要在引脚输入一个脉冲信号，此脉冲信号的带宽必须大于30ns：当引脚处于上升沿时，表示启动采样，转换正在进行，随后引脚处于下降沿，表示此次转换结束，如果此时引脚同引脚均为低电平，14位的转换结果就会输出到数据总线。对于具有16位数据总线的DSP而言，可一次读出转换结果。MAXl25的转换时序图如图3.4所示。图3.4MAXl25时序图Fig.3.4MAXl25sequencediagramMAXl25有8个转换方式，并通过对A0～A3地址线编程实现。上电时，：薛片自动选择CHlA为转换通道。如果对MAXl25输入转换指令，应将拉低，对A0～A3根地址线进行编程，然后再给一个低脉冲，编程指令在或的上升沿被锁存。这时模／数转换器做好了转换的准备，一旦转换程序执行，模／数转换器就在指定方式下连续执行转换，直到重新编程或断电为止。选择了转换通道以后，给一个低脉冲，就可进行一个转换顺序。在的上升沿，模拟信号被采样。在转换进行时不能进行新的转换。随时检测输出，一旦输出下降沿就表明一个转换顺序结束。在读周期，向面引脚提供连续脉冲，通过并行接口可连续访问片内RAM中的数据。接收到信号后，可执行4个读操作来访问4个转换数据。低电平，转换结果从CH_1开始。在每个的上升沿，内部地址指针指向下一个通道。如果只转换单个通道，只需一个脉冲，地址指针重新指向CH_1。3.4.3A/D转换器与数据处理模块的接口设计由于MAXl25的并行接口数据访问和总线释放的定时特性与绝大部分数字信号处理器及16-bit/32-bit微处理器的特性兼容故MAXl25可以与这些处理器直接相连，而不需等待状态。MAXl25与数据处理模块TMS320LF2407A的接口电路如图3.5所示。图3.5MAXl25与TMS320LF2407A的接口电路Fig.3.5MAXl25interfacecircuitwithTMS320LF2407A3.4.4同步锁相电路由交流采样原理可知，提高交流采样精度的一条途径是提高A/D转换器的位数，另一条是增加周期内的采样点数N。但是在满足这两点的前提下，能否将一个周期内采样点数N保持恒定也是提高测量精度的途径。对于电力信号来说，不仅信号成分复杂、幅度可变，而且基波频率也不是恒定不变的。如果按照固定的基波频率为50Hz来确定采样率，就必然产生频谱泄漏效应，而正在采样的那个周波的频率又是无法事先直接测到的。对于频谱泄漏，只要保证窗口函数的宽度为基波周期的整数倍，就可以避免泄漏效应的产生。其解决办法有二，一是采用适当的窗函数来降低泄漏效应的影响，但是，这种方法同时也增加了计算量。对于大数据量的数据处理而言是不合适的；其二，也是最实用、最有效的解决办法，设计有效的频率跟踪电路，使采样频率实时跟踪信号的基波频率。由于系统的惯性，相邻两个周波或相邻几个周波的频率变化却很小，因此，在本系统的硬件中设计了同步锁相电路来解决这个问题。跟软件同步采样法相比，虽然这种方法确实增加了硬件开销，但是大大减少了软件的工作量，并且可靠性和误差特性都要比前者好，所以在本设计中采用硬件同步采样的方法产生采样脉冲。它由1片定时/计数器CD4024和1片数字锁相环CD4046来共同实现完成，如图3.6所示。图3.6同步锁相电路Fig.3.6Synchronousphase-lockedcircuitCD4046是CMOS数字锁相环，内含相位比较器(I和II)和压控振荡器(Voltage．ControlledOscillator)，在使用时外接低通滤波器。CD4046具有电源电压范围宽、可靠性高、性能稳定和功耗低的特点。CD4046采用16脚双列直插式，各引脚功能如下：1脚相位输出端，环路入锁时为高电平，环路失锁时为低电平。2脚相位比较器I的输出端。3脚比较信号输入端。4脚压控振荡器输出端。5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。6、7脚外接振荡电容。8、16脚电源的负端和正端。9脚压控振荡器的控制端。10脚解调输出端，用于FM解调。11、12脚外接振荡电阻。13脚相位比较器II的输出端。14脚信号输入端。15脚内部独立的齐纳稳压管负极。CD4046的引脚如图3.7：图3.7CD4046引脚图Fig.3.7Pinfigure3.5数据处理模块数据处理模块是本测量系统的核心环节，它对进行数据采集后的数字信号进行数值运算和数据存储。3.5.1DSP芯片的选取根据第三章所介绍的DSP的特点和发展情况，本设计所选用的是TI公司专为基于控制的应用而设计的TMS320LF2407ADSP。它将高性能的DSP内核和丰富的微控制器的外设集成于单片中，从而成为传统的微控制器单元(MCUs)和高成本的多片设计的理想代替。40MIPS(每秒百万条指令)的运行速度，使得LF2407ADSP控制器提供比传统16位微控制器和32位微处理器更高的性价比。LF2407A芯片的16位定点DSP内核为模拟控制系统的设计者提供了一个数字解决的方案，并且不会牺牲原来系统的精度和性能。通过采用诸如白适应控制、卡尔曼滤波和状态控制等先进的控制算法，可以增强系统的性能。由于LF2407ADSP控制器的可靠性和可编程性，也克服了模拟控制系统硬件解决方案所存在的老化、器件失效、部件间配合误差和漂移等因素。TMS320LF2407ADSP除了具有TMS320系列DSP的基本性能外，还具有以下一些特点：◆采用高性能静态CMOS技术，使得供电电压降为3．3V，减少了控制器的功耗；40MIPS的执行速度使得指令周期缩短到25ns，从而提高了控制器的实时控制能力。◆基于TMS320C2xxDSP的CPU内核，保证了TMS320LF2407ADSP代码和TMS320系列DSP代码兼容。◆片内高达32x16位的Flash程序存储器(EPROM，4扇区)；高达2.5K字x16位的数据/程序RAM；544字双端口RAM(DARAM)；2K字的单口RAM(SARAM)。◆SCI／SPI引导ROM。◆两个事件管理器模块EVA和EVB。◆可扩展的外部存储器总共具有192K字x16位的空间，分别为64K字程序存储器空间、64K字的数据存储器空间和64K字的I/O空间。◆看门狗(WD)定时器模块。◆基于锁相环(PLL)的时钟发生器。◆高达41个可单独编程或复用的通用输入/输出(GPl0)引脚。◆5个外部中断(2个驱动保护、1个复位和2个可屏蔽中断)。◆电源管理，具有3种低功耗模式，能独立地将外围器件转入低功耗工作模式。3.5.2DSP外围电路模块设计TMS320LF2407A中集成了32K字的FlashEPROM和2.5k字的RAM，由于本装置测量的数据量和计算量都很大，仅靠TMS320LF2407A片内自带的存储器无法满足系统的要求，所以设计进行了外部RAM的扩展。TMS320F2407A片内的FLASH可用作程序存储器，但在开发阶段使用FLASH作为程序存储极为不便，因为每一次程序的修改都需要对FLASH进行清除、擦除和编程操作，而且进行CCS调试时只能设置硬件断点，故从调试的角度考虑，应扩充程序RAM。同时，为了能够使DSP正常二作，还需要对LF2407A片上相应的控制引脚进行设置，并将DSP设置为仿真调试环境中的微处理器模式(MP模式)。在许多情况下，在扩展程序RAM的同时需要扩展数据RAM，由于LF2407A提供了和线用于分别选择程序和数据空间，因此，一般的做法是分别用PS和DS选择两个不同的地址空间，这就意味着需要两片存储器分别构成程序空间和数据空间，这么大的程序和数据空间对一般的应用来说显然是绰绰有余了。那么有没有办法在扩展程序和数据空间的同时节省存储器芯片呢?利用程序和数据共用存储器可以达到上述目的。方法是将和信号线接至与非门形成PDS信号，这个信号不论是有效还是有效都呈现有效，将这个信号经反向用做片选信号就可保证将1片RAM芯片同时用做程序和数据空间，如图3.8所示。图3.8程序和数据共用RAMFig.3.8SwitchingpowerandresetcircuitProgramanddatasharingRAM本文选用赛普拉斯公司生产的高性能CMOS静态RAM-CY7C1021作为LF2407A在线仿真的程序及数据存储器，其64K寻址空间，10ns的最大访问时间可以满足DSP的总线时序要求。通过LF2407A芯片上的、、等功能引脚与其地址总线进行编码，生成片选信号，完成CY7C1021的译码，并将LF2407A程序调试所需的地址在低32K[0000-7FFF]寻址的程序存储空间和高32K[8000-FFFF]寻址的外部数据存储空间中进行分配。由于LF2407A采用高性能静态CMOS技术，使得供电电压为3.3V，减少了控制器的功耗：而整个系统数字电路的供电采用5V开关电源供电。为此必须设计电路转换电路，将5V进线转换为3.3V。通过多方比较，决定采用LM317为电源转换芯片，通过选用合适的电容电阻参数，可将5V转换为3．3V电路。由于DSP是高速处理器，在系统上电时，外围器件还处在不定状态，因此在系统上电时DSP在一段时间间隔内应处在复位状态。当外围处准备就绪后，DSP由复位转为运行状态。为此在DSP的复位电路中加扩RC缓冲电路。当系统上电时，DSP在RC电路的时间常数内仍处于复位状态，即DSP的复位管脚仍保持低电平。当C28充电达到系统所要求的高电平门限后，则DSP由复位状态转为运行状态。电路如图3.9所示。图3.9电源转换及复位电路Fig.3.9Switchingpowerandresetcircuit3.6模拟量输出模块经过数据处理和数据存储后，为了更直接的显示实际波形与标准正弦波形的偏移程度，在之后我们添加一个D/A转换器，把存储在DSP中的数字量转变成模拟量再通过示波器直接显示出来。在本系统中，选用AD公司推出的12位高速D/A芯片的AD565A。3.7硬件调试实现一个实时DSP硬件系统一般包括电路设计、印制电路板设计和硬件调试三个阶段。在电路设计阶段，关键是要保证硬件电路能够实现所要达到的功能；在印制电路板设计阶段，关键是要使布线正确合理。布线正确一般都能做到，但要做到合理，则并不容易。DSP硬件系统中最易出现的问题是高频干扰，因此，在布线时应尽量使高频线短而粗，且远离易受干扰的信号线，如模拟信号线。此外，电源滤波、模拟线与数字线分离等也是不容忽视的。设计并加工好印制电路板后就可以进入硬件调试阶段，在这个阶段，首先应对电路板作细致的常规检查，防止短路和断路现象。在确保电源等关键的接线正确之后就可以接上仿真头、插上芯片加电调试。当然调试电路板前首先应该确保所用芯片能够正常工作。加电后，如果TMS320LF2407A各电源引脚的电压正常，晶体振荡器正常工作，仿真线连接正确，则运行仿真器的调试软件后就可以在PC的屏幕上显示调试器界面。如果调试器程序运行正常，说明TMS320LF2407A工作基本正常。在TMS320LF2407A正常工作之后，接下来就可以调试外部RAM了。用仿真器调试外部RAM也比较方便，只要对RAM进行修改和读操作就可以判断TMS320LF2407A读写外部RAM是否正常。用仿真器提供的填充RAM功能将数据写入到外部RAM，再查看RAM的内容就可以判断RAM与TMS320LF2407A的接口是否正常。如果读出的内容与填充值完全相同，表明TMS320LF2407A系统中还有一片EPROM，存储程序及Boot所需的一些数据。调试EPROM接口也可以用仿真器的存储器查看功能。EPROM接口正确后就可以将Boot数据和用户程序写入EPROM，将写好的EPROM插上电路板，加电后再插上仿真头，运行仿真程序并在存储器窗口中查看用户程序是否已经正确地被引导到目的地址。上述硬件调试成功之后，就可以直接用调试成功的硬件系统来进一步调试A/D转换芯片与DSP的接口。在调试这个接口之前，首先要保证A/D转换芯片本身的硬件能正常工作。然后再调试与DSP接口是否正确。A/D转换芯片与TMS320LF2407A的接口可以用软件自环的方法进行调试，TMS320LF2407A在串行接收中断中接收一个数据并立即将它发送出去，下面是TMs320LF2407A接收中断程序。IO_ADD．word0x808000RECEIVE0：PUSHSTPUSHAROPUSHROLDI@IO_ADD，AR0LDI*+AR0(4CH)，R0STIRO，*+AR0(48H)POPR0POPAR0POPRETI3.8硬件的抗干扰设计谐波源信号是交流信号，而测量电路所用元件和电子线路具有工作信号低、速度快、密度大等优点，会受到各种干扰。因此抗干扰问题是设计过程中必须要考虑的问题。干扰主要来自以下几个方面：(1)交流电源的干扰。由于整个系统的电源来自电网，而谐波源产生的谐波必定影响电网并由电网串入系统干扰其正常运行。(2)信号通道的干扰。A/D转换器MAXl25有4个采样通道，由于在设计过程中采用的是单个通道进行采样，因此与其它通道之间可能也会产生干扰。(3)地线干扰接地不良或接地方法不正确，干扰很容易通过地线串到系统内部使系统不能正常工作。同时，由于实际的接地电阻不为零，因此在地线中有电流流过时，在各点产生电位差，也会干扰系统的正常工作。针对以上干扰，在硬件设计的过程中我们采用了一些抗干扰措施。(1)电源抗干扰措施测量单元的电源取自市电，所以本文对市电进行了滤波和屏蔽措施：在市电220V交流进线处，设置一个低通滤波器，以提高对高频干扰的抑制能力：根据本设计的要求，采样喈波次数在1～19次之间，因此必须滤去不利于采样设计要求的高次谐波(19次以上的谐波)。同时，滤波器加装了屏蔽外壳，并使外壳良好接地，电源变压器的初级绕组和次级绕组分别加屏蔽层，初级、次级问也加了屏蔽层，日．初级的屏蔽层接交流电刚的零线，次级屏蔽层和初、次级间的屏蔽层接至直流地端。每个数字电路本身都可看作是脉冲干扰源，它们通过电源线干扰其它电路。因此，把一个1ｕF的钽电容接在数字电源(+5V)和数字地之间作为去耦，在MAXl25的模拟电源引脚和地之间接0.1uF的瓷介电容，以作为电源的去耦。这些电容的引线尽量短。(2)加强与电力系统强电的隔离在模拟量输入通道采用互感器和交流变换器将强电信号与微机隔离，防止电力系统的各种干扰信号进入测量系统。另外，MAXl25的其余采样通道与地线相连，防止对用于信号采样的通道产生干扰。(3)交流地、直流地、模拟地、数字地等必须分开。电路板上的数字电路与模拟电路应尽量分开，两者的地线不要相混，各自的地汇成一点后分别与直流电源地相连。交流地是系统供电线路所必需的，此条线路的电流、各种谐波电流很大，是个严重的干扰源，直流电源必须和交流电源分开。4DSP系统的软件设计4.1DSP芯片的COS集成开发环境简介可编程DSP芯片的开发需要一整套完整的软硬件开发工具。通常，DSP芯片的开发工具可以分为代码生成工具和代码调试工具两大类。[13][14][15][17]代码生成工具的作用是将C语言、汇编语言或两者的混合语言编写的DSP源代码程序编译、汇编并链接成可执行的DSP代码，主要包括汇编器和链接器、C编译器。此外，还有一些辅助工具程序，如文件格式转换程序、库生成和文档管理程序等。代码调试工具的作用是对DSP程序及目标系统进行调试，使之能够达到设计目标。TMS320系列DSP芯片的系统集成和调试工具主要有：C语言源代码调试器、汇编语言源代码调试器、初学者工具DSK(Designer’sStarterKit)、软件仿真器(simulator)、评估模板EVM(EvaluationModule)、仿真器XDS(ExtendedDevelopingSystem)和软件开发系统SWDS(SoftwareDevelopingSystem)等。CCS(CodeComposerStudio)是TI公司推出的用于开发其DSP芯片的集成开发环境，它采用Windows风格界面，集编辑、编译、链接、软件仿真、硬件调试及实时跟踪等功能于一体，极大地方便了DSP程序的设计和开发。它的整个开发流程如图4.1所示。图4.1CCS开发流程Fig.4.1CCSdevelopmentprocessCCS除了包括HLL(High-LevelLanguage)调试器以外，还有以下功能：◆项目完全集成的开发环境；◆项目管理功能。目标编辑器保持对所有文件以及相关内容的跟踪。它只对最近一次编译中改变过的文件重新编译，以节省编译时间；◆高性能的编辑器。CCS的内建编译器支持C汇编文件的动态语法加亮显示。使用户能很容易地阅读代码和当场发现语法错误；◆编译和调试时的后台管理。用户在使用编译器和汇编器时没有必要退出系统到DOS环境中，因为CCS自动会将这些工具装载在它的环境中。在其窗口中，双击错误加亮显示就可以直接到达出错地方：◆在含有浮点并行调试管理器(PDM)原有的MS窗口下支持多处理器，CCS在Windows95中支持多处理。PDM允许将命令传递给所有的或所选择的处理器；◆在任何算法点观察信号的图形窗口探针。图形显示窗口使用户能够观察时域或频域内的信号。对于频域图，FFT在主机内执行，这样就可以观察所感兴趣的部分而无须改变它的DSP代码。图显示也可以同探针连接，当前显示窗口被更新时，探针被指定，这样当代码执行到该点时，就可以迅速地观察到信号；◆图形分析。CCS的分析能力在其环境中是集成的；◆在后台(系统命令)执行用户的DOS程序。在后台用户可以执行CCS中的DOS程序，并将其以流水方式到CCS的输出窗口，还允许用户将应用集成到CCS；◆技术状态观察窗口。CCS的可视窗口允许用户进入C表达式以及相关变量。结构、数组、指针都能简单地递归扩展和减少，以便进入复杂结构；◆代数分解窗口。它允许用户选择查看写成代数表达式的C格式，从而容易读懂操作码：◆目标DSP上的帮助。DSP结构和寄存器上的在线帮助可以使用户不必查看技术手册；◆用户扩展。扩展语言(GEL)使得用户可以将自己的菜单项加到CCS的菜单栏中。◆DSPB10S和API。CCS将Ⅱ的编译器、汇编器、连接工具都集成到它的开发环境中。用户可以从菜单栏中选用TI的工具，并可以看到直接输出到窗口的编译结果。同时，出错信息加亮显示，双击出错信息可以打开源文件，光标停在出错处。在Windows环境中，用户可以选择编辑、调试、编译源程序。代码编译器可以跟踪一个项目中所有的文件以及相关内容，用户可以选择编译单个的文件或将所有文件建到一个项目中。在编译器、汇编器和链接器选项中有容易使用的对话框。在运行CCS之前，该系统必须正确地进行硬件配置，即正确地加载适用于TMS320LF2407DSP的驱动程序，以及硬件仿真器的端口设置等。从Windows的开始菜单中运行SetupCodeComposer命令，或者从桌面运行SetupCC’C2000程序，对TMS320C2000的CCS系统进行配置，这里就不再赘述。在系统配置完成之后，就可以正式运行CodeComposer应用程序进行软件开发了。下面具体介绍一下DSP应用程序开发的基本步骤。1．撰写程序开发一个DSP的应用程序，需要以下4种类型的文件：汇编语高‘文件、c语言文件、头文件、和命令文件。汇编语言文件是必须的，其中包括用户撰写的主要程序；c语言文件则根据实际情况而定，一般程序的复位和中断向量需要用汇编语言‘编写；头文件定义DSP内部寄存器的地址分配；命令文件主要定义堆栈、程序空间分配和数据空间分配等。C语言文件为“．C”格式，汇编语言文件为“．asm”格式，头文件为“．h”格式，命令文件为“．cmd”格式。注意，这四种类型的文件必须存贮在同一个文件夹中。除此之外还需要把一个“rts2xx．1ib”的库文件复制到该目录中，在默认的情况下，该文件可以在“C：\tic2xx\c2000＼cgtools＼lib”目录中找到。2．创建一个新的工程CCS的汇编语言应用程序引入了工程管理的概念。在安装好CC’C2000仿真调试软件之后，在安装目录之下会出现一个文件夹tic2xx，在该文件夹下有一个子文件夹myproject(我的工程)，用户调试的工程就存放在这个myproject文件夹下。当然用户也可将要调试的工程放在其它地方。3．将文件添到该工程中点击Project(工程)，选择AddFilesToProject(添加文件到工程)。将该工程要用到的．C文件、．asm文件、．h文件和．cmd添加到该工程中，如果程序中调用了一些系统函数，如：atan，sqrt，cos，sin等，则需将这些函数所在的库文件添加到该工程中。4．编译连接和调试程序点击Project(工程)，选择RebuildAll(编译、汇编和连接所有的文件)。如果在汇编连接过程中没有错误，则生成一个名字和工程名相同的可执行的．out文件。如果在编译连接过程中出现错误，则系统会提示该错误的类型和位置，用户可根据此信息回到原程序中修改。在编译连接成功之后，需要将生成的文件装载到实验板上之后才能对程序进行调试仿真。因此，点击菜单栏中的File(文件)，选择LoadProgram(装载程序)，则系统将可执行的，out文件下载到目标板上。将文件下载之后，就可对文件进行在线调试。CC’C2000的调试环境功能很强，在Debug(调试)时，用户可根据需要，选择任意一种或多种调试方式，见Debug(调试)菜单。CC’C2000集成仿真环境支持硬件在线调试，在调试过程中，通常希望看到某些寄存器和状态位的变化，CC’C2000集成仿真环境支持这种功能。点击菜单栏View(观察)，选择CPURegister(CPU寄存器)可以将CPU寄存器和CPU状态寄存器窗口打开，在CPU寄存器中，用户可观察到在仿真过程中累加器、乘积寄存器、状态寄存器IC指针、数据页指针DP、全局中断屏蔽寄存器、全局中断标志寄存器以及8个辅助寄存器的单儿值变化情况。当用户对具体某一外没进行操作，希望能观察到与该外设有关寄存器随仿真运行而变化的情况时，可选择View(观察)下拉菜单中的Memory(存储器)选项。输人该外设所处的地址范围。例如在A/D采样时希望知道采样结果寄存器中的值，输入地址70A0h，选择Page(页面)为data(数据)页，其他选项采用默认值，则系统将打开两个从70A0h开始的数据存储器空间，用户就可以很方便的观察到A/D采样的结果。CCS的具体使用请查阅TMS320C24xCodeComposerUser’SGuide。4.2系统的软件设计DSP系统的硬件设计完成之后，软件就成为系统设计的关键，一个DSP系统在很大程度取决于软件设计是否合理与可靠。在本文的系统软件设计中采用汇编语言编程，因为考虑到DSP需要进行大量的数据运算，采用汇编语言可以提高程序代码的效率，节省CPU的时间，满足实时性的要求。在编写汇编程序之前，需要编写一些具有共性的文件，如寄存器定义文件和中断向量表定义文件，以及链接器命令文件。在本设计中，整个系统的软件设计由以下几个部分组成：DSP芯片的初始化子程序、定时采样及中断传输子程序、数字滤波子程序、数据处理和存储子程序以及D/A转换子程序等。其中定时采样是整个软件设计的核心部分，主要负责数据的定时采集和传输。主程序流程图如图4.2所示。图4.2主程序流程图Fig.4.2Themainprogramflowchart软件的工作过程是：系统上电复位后，首先按照所选定的模式(调试时为JumptoHOSRAM模式，实际应用时为JumptoFlash模式)自举加载程序，跳转到主程序入口，然后进行相关变量、数据缓冲区、控制寄存器、状态寄存器的初始化；调用事件管理器EV初始化程序；初始化外设扩展中断PIE、使能所用到的外部中断XINT和捕获中断，清中断标志位，开全局中断；而后复位并初始化MAXl25，等待外部中断，在中断服务子程序中将A/D转换后所得到的数据读入所分配的数据缓冲区，待周波采样完毕后，调用数字滤波子程序进行数字滤波，然后再调用标准正弦数据库与数字滤波后的数字信号进行数值运算，将差值存放在存储器中，然后调用D/A转换子程序，将数字量转换为模拟量，用示波器显示出来。4.2.1DSP芯片的初始化DSP芯片的初始化是设定DSP芯片工作状态的重要步骤，只有正确进行DSP芯片的初始化，才能保证芯片的正确运行。在调试软件的过程中，如果发现程序运行不正确，应首先查看芯片的初始化状态设置是否正确，然后再调试程序。有关LF2407ADSP芯片的初始化方法，在附录二中有详细介绍，这里就不再赘述。4.2.2定时采样和中断传输子程序开机后DSP进入引导系统开始系统的初始化。为了使串口能够配合MAXl25开始工作，要对DSP的串口进行设置，其中包括对字长、允许产生中断的设置。开始工作后DSP串口的时钟由MAXl25产生，然后由设置好的串口对MAXl25进行初始化，打开采样通道，设置采样频率及采样模式等，然后打开INT0中断，开始进行对连续信号的离散采样。INT0由锁相倍频电路产生，它的频率为采样信号的N(128)倍，DSP在接收到INT0后打开发送中断向MAXl25发送采样指令，并同时打开数据接收中断开始接收转换数据。MAXl25模数转换完成后开DSP中断，DSP外部中断服务子程序用于读取A/D转换数据并保存至外部寄存器。数据采集中断服务程序如图4.3所示：图4.3数据采集程序流程图Fig.4.3Dataacquisitionprogramflowchart4.2.3数据处理和存储子程序本文的设计思想是经过数字滤波之后的离散数字信号与标准的正弦表进行比较，然后把比较的结果以一般数据文件的形式存放于存储器中，以备以后使用。有关数据处理与存储的程序框图如图4.4所示，程序清单见附录A。4.2.4D/A转换子程序经数字滤波和数据处理之后的所得到数据就是我们要求的被测信号与标准信号的失真波形的离散数字形式，为了比较直观地显示出失真程度，我们在这设计了一个D/A转换，将离散的数字量转换为模拟量，图4.4给出了D/A转换子程序的流程图。图4.4数据处理存储框图及D/A转换框图Fig.4.4DiagramofthedataprocessingstorageandD/Aconversiondiagram4.3软件的抗干扰设计系统的抗干扰设计，除了在硬件上尽量消除干扰外，还必须从软件设计上采取恰当的措施，以便系统的可靠性尽量提高，我们采取了以下措施进行软件抗干扰设计：1．使用看门狗(Watchdog)监视仪器的运行状态看门狗又称程序运行监视器，能有效的防止系统在不可预测的干扰作用下产生的程序执行紊乱，即“程序跑飞”。TMS320LF2407A自带了一个内部看门狗，当DSP不能在规定的时间内将Watchdog复位，Watchdog从内部触发RESET中断，将整个系统复位，从而使整个系统重新运行，避免了程序死锁。2．设置软件陷阱与指令冗余由微处理器系统运行的步骤是由程序计数器(PC)被改变，当CPU受到干扰后，PC值常被改变，从而将操作数作为指令码来执行，从而引起混乱甚至使系统陷入死循环。为了减少这种可能性，采取了设置软件陷阱及冗余指令的方法。在程序正确执行不能运行的地址，如程序各模块间、未用的中断向量地址等，填入NOP指令，或者复位指令。特别是在中断过程中设置大量冗余指令和标志，以减少由外界输入信号干扰所引起的错误中断。5系统的误差分析电气测量的精确度是衡量测量特性的主要指标，也是决定控制效果好坏的重要条件。基于DSP的电能质量参数检测系统的测量误差分为系统误差和随机误筹，它们存在于测量的各个环节之中。检测装置的系统测量误差主要来源于两方面：装置的硬件电路误差和采样方法的误差。基于DSP检测系统的结构框图在前面的章节中已经作过详细介绍，这里就不再重复。下面对DSP检测系统的误差进行分析。包括装置的硬件误差，采样方法的误差[17]。5.1装置的硬件误差在模拟量输入电路中，电压或电流变换器造成的转变误差主要是由小型仪用互感器铁芯中的励磁电流和漏磁压降等因素造成的。近年来，由于铁磁材料的质量、加工工艺等方面均有了明显改善，参数配各也趋于合理，线性度大为改善。采用高磁导率的环形变换器，当二次负载较轻(电压变换器负载电阻大于1000欧，电流变换器负载电阻小于100欧，输入信号在额定值的1％～120％范围内变化时，变换的误差不超过1％，并且具有良好的线性度。模拟抗混叠低通滤波电路和数据采集模块中的前端信号条理主要是对模拟输入信号进行加工和处理，器件重要有运算放大器和各类阻容电阻，这些电路的误差具有线性性质。A/D转换电路的精度主要取决于A/D转换器的分辨率。一般对于一个n位的A/D而言，由模拟量转化为数字量引起的量化误差为公式(5.1)(5.1)期中D为量程。本系统采用14位的A/D转换器，则相对量化误差为公式(5.2)(5.2)在DSP数据处理模块中，系统选用的TMS320LF2407ADSP芯片主要负责采样数据的处理和存储，这部分的误差主要取决于数字滤波的软件算法，采用的频率是否能跟踪系统的频率变化以及软件编程过程中可能出现的其他因素。5.2采样方法的误差在本系统中采样时会出现频谱泄漏现象，所以采用的是同步采样。同步采样是以一个周期除以预定采样点数N得到采样间隔的一种采用方式。如果采样N点以后，第N+1点恰好是被测信号的一个周期，这就是理想同步采样。在实际应用系统中，理想同步采样是难以实现的。因为受到微处理器的晶振频率的限制，计数周期不可能无限的小，信号周期和采样间隔均以计数周期的倍数表示，恰好用计数周期的整数倍表示的可能性是比较少的。当不是整数倍时，周期误差便产生了。周期误差的定义为公式(5.3)(5.3)其中的为周期误差，为被测信号的周期，N为一周内的采样点数，为采样周期。本系统的晶振为40M，每周期的采样点数确定为128点，计数器的分辨率为(5.4)(5.4)令被测信号的频率为，其周期为；被测信号一个周期内的计数值为：；每个采样间隔的计数值，因为计数值只能是整数，所以计数器的值应该四舍五入，即计数值，其中表示四舍五入。所以，结论与展望本文首先对电能质量的概念进行了简单的介绍，然后分析了船舶电网电能质量所存在的问题以及产生这些问题的主要因素。在介绍了国内外电能质量测量技术发展的基础之上，简要分析了目前电能质帚参数测量仪表存在的实际问题。本文在日益广泛应用的数字信号处理(DSP)芯片及相关软硬件技术的基础上，提出了一种基于DSP的电能质量参数波形失真的检测装置。论文的主要成果为：1．完成了整个系统的硬件框图设计。硬件部分采用传统的主从式系统硬件设计，采用MAXIM公司的14位A/D转换芯片、美国德州仪器公司的TMS320LF2407ADSP芯片及AD565AD/A转换芯片，配以相关的外围电路，完成交流电信号的数据采样、处理、存储和显示。主要包括模拟输入模块、数据采集模块、数据处理模块以及模拟输出模块等。整个系统充分发挥了DSP芯片的数据处理优势，大大提高了系统的运算速度和性能。另外，在硬件功能实现的同时，考虑到了系统的抗干扰性，提出了相应的硬件抗干扰措施。2．进行了相关软件的设计。本文在模拟抗混叠滤波的硬件电路基础上结合FIR数字滤波的方法，避免了被测信号频谱混叠现象的发生，大大减少了由单纯模拟滤波器的非平直通带特性带来的测量误差。另外，为了提高整个系统的可靠性，在进行软件设计的时候，也采取了恰当的措施来减少干扰。3．进行了系统的误差分析。本文根据检测装置的结构和采用的采样方法，对于可能产生的测量误差进行了理论上的分析。致谢在此次毕业论文的设计中，首先应该强烈感谢的是洪老师对我的极大的帮助，他对我进行了无私的指导和帮助，不厌其烦的帮助进行论文的修改和改进。另外，在校图书馆查找资料的同时，图书馆的老师也给我提供了很多方面的支持与帮助。还有宿舍的舍友对我在论文设计中遇到的一些问题给予了一定的帮助。在此向帮助和指导过我的各位老师还有同学表示衷心的感谢！感谢这篇论文所涉及到的各位学者。本论文引用了数位学者的研究文献，如果没有各位学者的研究成果的帮助和启发，我将很难完成这篇论文的写作。感谢我的同学和朋友，在我写论文的过程中给予了我很多你们的素材，还在论文的撰写和排版过程中提供了极大的帮助。由于本人学术水平有限，所写论文难免有不足之处，恳请各位老师和同学批评和指正！参考文献[1]电能质量供电电压允许偏差（GB12325—90）国家技术监督局发布,1990.[2]电能质量电力系统频率允许偏差（GB/T15945-95）国家技术监督局发布,1995.[3]电能质量供电电压允许偏差(GB12325--90)．国家技术监督局发布,1990.[4]童诗白，华成英.模拟电子技术基础（第四版）.高等教育出版社,2000.[5]苏涛，吴顺君，李真芳等.高性能DSP与高速实时信号处理.西安电子科技大学出版社,2000.[6]张雄伟，陈亮，徐光辉.DSP芯片的原理与开发应用.电子工业出版社,2006.[7]何苏勤，王忠勇.TMS320C2000系列DSP原理及实验技术.电子工业出版社,2003.[8]TMS320C20xUser,sGuide,TexasInstrumentsIncorporated，1999[9]TMS320LF/LC240XaDSPControllersSystemandPeripheralsReferenceGuide,T