《数字电子技术》学习情境4任务一 同步计数器电路的制作

学习情境四流水彩灯的制作曹莹项目4流水彩灯的制作任务一同步计数器电路的制作任务二任意进制计数器的制作任务三555定时器构成振荡器的应用任务四流水彩灯的制作任务一同步计数器电路的制作

任务目标：1.时序逻辑电路的基本概念及分类。2.同步和异步时序逻辑电路的分析方法。3.叙述计数器的逻辑功能及原理。4．用D触发器和JK触发器实现同步计数器。时序逻辑电路的特点是电路在某一时刻的输出不仅与输入各变量的状态组合有关，还与电路原来的输出状态有关。因此它具有记忆功能。从电路结构上看，时序逻辑电路的输入输出之间有反馈，主要由组合逻辑电路和存储电路组成。根据存储电路中各个触发器状态变化的特点，时序电路又可分为同步时序电路和异步时序电路两大类。在同步时序电路中，所有的触发器的变化都是在同一个时钟信号作用下同时发生的；而在异步时序电路中，各触发器的时钟信号不是同一个，有先有后，因而触发器的变化也不是同时发生，也有先有后。常见的时序电路有寄存器、计数器等。时序逻辑电路一般结构框图如图4-1所示，图中X代表时序电路的输入变量，Y代表时序电路的输出变量，D代表存储电路的驱动信号，Q代表存储电路的输出状态，CP是时钟脉冲，(在时序电路中均有CP时钟信号)。图4-1时序逻辑电路方框图

存储电路的输出与组合逻辑电路的输入信号共同决定时序逻辑电路的输出，根据图4-1写出各种方程如下：

1．存储电路输入端的方程：驱动方程D=F1(X，Qn)2．时序逻辑电路的输出方程：输出方程Y=F2(X，Qn)3．由时序电路信号与存储器原态组成方程：状态方程Qn+1=F3(D，Qn)

状态方程是把驱动方程代入相应触发器的特性方程所得方程式。想一想:1.时序逻辑电路与组合逻辑电路在逻辑功能和电路结构上各有什么特点？

2.在时序电路中，时间量tn+1，tn各是怎样定义的？描述时序电路功能需要几个方程，它们各表示什么含义？

3.时序逻辑电路的分类有哪几种?同步时序逻辑电路和异步时序逻辑电路有什么不同？读一读：同步时序逻辑电路的分析是指根据给定的时序电路，分析其逻辑功能。时序逻辑电路分析的一般步骤：

(1)求时钟方程、驱动方程。

(2)将驱动方程代入特性方程，求状态方程。

(3)根据状态方程进行计算，列状态转换真值表。

(4)根据状态转换真值表画状态转换图。

(5)分析其功能。例4.1分析图4-2时序逻辑电路的功能。

图4-2

解：(1)求时钟方程、驱动方程时钟方程：CP0=CP1=CP2=CP

（同步时序电路）驱动方程：

(2)将驱动方程代入特性方程，得状态方程

(3)根据状态方程进行计算，列状态转换真值表。依次设定电路的现态Q2Q1Q0，代入状态方程计算，得到次态（如表4-1）。表4-1状态转换真值表

(4)根据状态转换真值表画状态转换图，如图4-3。图4-3

(5)功能分析电路有四个有效状态，四个无效状态，为四进制加法计数器，能自启动。所谓自启动是指当电路的状态进入无效状态时，在CP信号作用下，电路能自动回到有效循环中，称电路能自启动，否则称电路不能自启动。

上例中,状态101、110、011、111均为无效状态，一旦电路的状态进入其中任意一个无效状态时，在CP信号作用下，电路能的状态均能自动回到有效循环中，所以电路能自启动。例如若电路的状态进入101或110时，只需一个CP上升沿，电路的状态就能回到010或

100；若电路的状态进入011或111时，只需两个CP上升沿，电路的状态就能回到100。

想一想:

参照例4.1题做法，试分析图4-4所示时序电路构成了几进制计数器，并画出状态转换图。图4-4读一读：异步时序逻辑电路中，各触发器的CP时钟脉冲是独立的，所以在分析电路时，首先写出各触发器的CP时钟脉冲的方程，再确定各触发器的状态方程并注明状态方程何时有效。在计算状态表时，要给予充分重视。其它步骤与同步逻辑电路的分析方法类似。例4.2分析图4-5所示异步时序逻辑电路的功能。图4-5

解：(1)根据时序逻辑电路可见，属异步时序逻辑电路。从而写出下列方程：

驱动方程：J0=K0=1；J1=，K1=1；

J2=K2=1；J3=Q1nQ2n

，K3=1；根据JK触发器特性方程Qn+1=J+Q

n

分别将各驱动方程代入特性方程得状态方程，并注明各状态方程的有效时刻。

下降沿有效；下降沿有效；下降沿有效；下降沿有效；

,,,

输出方程为:

(2)该逻辑电路状态转换真值表如表4-2所示。

表4-2状态转换真值表

*CP=1代表有效，CP=0代表无效。

(3)功能分析并画时序图：当现态为Q3nQ2nQ1nQ0n=0000时，且第一个CP0脉冲下降沿到来时，CP0=CP=1有效，所以状态方程中仅Q0n+1=

Q0n有效，且Q0n+1=1；CP1=Q0n=0无效；CP2=Q1n=0无效；CP3=Q0n=0无效。所以当第一个时钟脉冲下降沿到来后，四个触发器的状态为

Q3n+1Q2n+1Q1n+1Q0n+1=0001。当现态为0001时，且第二个CP0脉冲下降沿到来时，CP0=CP=1

有效，使Q0n+1=Q0n=0

；由于Q0n出现下降沿，CP1=Q0n=1有效，所以使状态方程Q1n+1=Q3nQ1n=1；CP2=Q1n=0无效，Q2n+1保持不变；

CP3=Q0n=1有效，Q3n+1=Q3nQ2nQ1n=0。第二个时钟脉冲下降沿到来后，四个触发器的状态为Q3n+1Q2n+1Q1n+1Q0n+1=0010。以此类推。

当现态为Q3nQ2nQ1nQ0n=0111时，且第九个CP0脉冲下降沿到来时，CP0=CP=1有效，所以状态方程中Q0n+1=1；CP1=Q0n有效，根据其状态方程得Q0n+1=0；CP2=Q1n=0无效，Q2n+1=0；CP3=Q0n=1有效，

Q3n+1=Q3nQ2nQ1n=1。第九个时钟脉冲下降沿到来后，各触发器的状态为Q3n+1Q2n+1Q1n+1Q0n+1=1001

，同时输出方程CO=Q3nQ0n=1，产生进位。

总结上述过程：在确定现态后，先根据CP时钟脉冲确定Q0是否有效，如果有效则根据Q0的状态方程确定状态的翻转情况；然后在确定CP1是否有效，如果有效按Q1的状态方程确定状态的翻转，如果无效，则保持原状态不变。以此类推。根据有效时钟脉冲对应的状态方程确定异步时序逻辑电路的次态。由表4-2可见触发器的状态从十进制0～9，然后再回到0，这是一个异步十进制加法计数器。时序图如图4-6所示。图4-6时序图

(4)请自己画出状态转换图，并检查是否有自启动功能。想一想:

试分析图4-7所示时序电路构成了几进制计数器，画出状态转换图。图4-7某一计数器逻辑电路读一读：

计数器是一种能累计脉冲数目的数字电路，在计时器、交通

信号灯装置、工业生产流水线等中有着广泛的应用。

计数器电路是一种由门电路和触发器构成的时序逻辑电路，

它是对门电路和触发器知识的综合运用。计数器是用以统计输入

时钟脉冲CP个数的电路。计数器不仅可以用来计数，也可以用来作脉冲信号的分频、程序控制、逻辑控制等。计数器的种类很多，按计数器中触发器的翻转情况，分为同步计数器和异步计数器两种。按照计数值增减情况，可以分为加法计数器、减法计数器和可逆计数器。计数器也有TTL和CMOS不同类型系列产品。计数器累计输入脉冲的最大数目为计数器的模，用M表示，如十进制计数器又可称为模为10的计数器，记作M=10；触发器有两个稳定状态，在时钟脉冲作用下，两个稳定状态可相互转换，所以可用来累计时钟脉冲的个数。用触发器构成计数器的原理是触发器的状态随着计数脉冲的输入而变化，触发器状态变化的次数等于输入的计数脉冲数。

想一想:

一个触发器有_______个稳定状态，可以构成_____进制计数器；两个触发器有______

个稳定状态，可以构成________进制计数器；n个触发器有_________个稳定状态，可以构成________进制计数器。

读一读：

四进制计数器能累计4个时钟脉冲，有4个有效状态，因此用两个JK触发器就能构成四进制计数器。如图4-8所示为用两个JK触发器构成的四进制同步加法计数器的逻辑图。图4-8

JK触发器构成四进制同步加法计数器逻辑图图4-8中J0=K0=1时，根据JK触发器的逻辑功能可知，左边的触发器在CP上升沿作用下，具有翻转的功能；J1=K1=Q0，当Q0=0

时，右边的触发器状态保持不变，当Q0=1时，右边的触发器状态在CP上升沿作用下，具有翻转的功能。于是得到图4-9所示电路的状态转换真值表4-3。根据状态转换真值表4-3画出状态转换图4-9，由图4-9可知该电路实现了四进制加法计数器的逻辑功能。表4-3电路的状态转换真值表图4-9四进制同步加法计数器状态转换图想一想:

八进制同步加法计数器需要多少个触发器？画出其状态转换图。做一做:1.创建计数器实验电路（1）进入Multisim9.0用户操作界面。（2）按图4-10所示电路从Multisim9.0元器件库、仪器仪表库选取相应器件和仪器，连接电路。从TTL元器件库中选择74LS系列，从弹出的窗口的器件列表中选取74LS112。从仪表仪器工具栏拽出函数信号发生器图标，为逻辑信号分析仪提供外触发的时钟控制信号。单击指示器件库按钮，选取译码数码管用来显示编码器的输出代码。该译码数码管自动的将四位二进制数代码转换为十六进制数显示出来。（3）按图4-10所示选取电路中的全部元器件，进行标识和设置。图4-10计数器仿真测试电路

双击函数信号发生器的图标，打开其参数设置面板按图4-11

所示