数字电子技术 第六版 课件 第3章 集成逻辑门电路

第3章集成逻辑门电路3.1概述3.2分立元件门电路3.3TTL集成逻辑门电路3.4CMOS集成逻辑门电路3.5数字电路的调试本章小结输入和输出信号只有0和1两种状态用1表示高电平、用0表示低电平的情况称为正逻辑，反之为负逻辑。熟悉与门、或门、非门的工作原理和逻辑功能，重点讨论TTL和CMOS集成逻辑门的工作原理、逻辑功能和使用特性以及其他功能的逻辑门电路。概述门电路——实现基本逻辑运算和复合逻辑运算的单元电路称为门电路。常用的门电路有与门、或门、非门、与非门、或非门、异或门、同或门﹑与或非门等；集成逻辑门主要有双极型的TTL门电路和单极型的CMOS门电路。逻辑门路的特点本章重点3.2

分立元件门电路3.2.1三极管的开关特性3.2.2二极管门电路3.2.3三极管非门电路第3章集成逻辑门电路

当输入uI为低电平UIL时，使

uBE<Uth时，三极管截止。

iB

0，iC

0，C、E间相当于开关断开。

1.三极管截止状态和等效电路一、静态开关特性

uBE<UthBEC三极管截止状态等效电路uI=UILuBE+-

三极管的门限电压Uth约为0.5v﹐为保证三极管可靠截止，要求：

uBE≤0V。

3.2.1三极管的开关特性

三极管临界饱和时的主要参数有：

一、静态开关特性

IB(sat)—临界饱和基极电流IC(sat)—临界饱和集电极电流，为最大集电极电流UBE(sat)—临界饱和基射电压，约为0.7VUCE(sat)—临界饱和集射电压，约为0.1-0.3VuI=UIH2.三极管饱和条件和等效电路

设输入

uI为高电平UIH时，三极管工作在临界饱和状态，此后iB增大，iC不变，三极管饱和，UBE(sat)≈0.7V，UCE(sat)≈0.3V都很小，可忽略不计，

C、E间相当于开关合上。uBE+-三极管饱和状态等效电路一、静态开关特性

临界饱和时基极电流为IB(sat)为确保三极管饱和。要求

iB≥iB(sat)iB愈大于IB(Sat)，则饱和愈深。

三极管开关工作的条件截止条件

饱和条件uBE＜

UthiB≥

IB(Sat)

可靠截止条件为uBE≤0

IC(sat)OOOuIiCuOtttUIHUILVCCUCE(sat)0.9IC(sat)ton0.1IC(sat)toff从uI正跳变开始到iC上升到

0.9IC(sat)所需的时间ton称为三极管开通时间。

通常工作频率不高时，可忽略开关时间，而工作频率很高时，必须考虑开关速度是否合适，否则导致不能正常工作。从uI负跳变开始到iC下降到

0.1IC(sat)所需的时间toff称为三极管关断时间。通常

toff>ton开关时间主要由于电荷存储效应引起，要提高开关速度，必须降低三极管的饱和深度，加速基区存储电荷的消散。二、动态开关特性C

E

B

SBD

B

C

E

在普通三极管的基极和集电极之间并接一个肖特基势垒二极管(简称SBD)

。BCSBD抗饱和三极管的开关速度高

SBD的导通电压只有0.4V而非0.7V，因此UBC=0.4V时，SBD便导通，使UBC钳在0.4V上，降低了三极管的饱和深度，提高了开关速度。三、抗饱和三极管一、二极管与门电路二极管与门电路逻辑符号与门真值表

001YBA输出输入111010000

逻辑表达式Y=AB3.2.2二极管门电路一、二极管与门电路使能端：与门任一输入端都可作使能端。

(a)与门；(b)输入和输出波形

使能端B的信号可控制A端的输入信号能否通过与门传送到Y输出端。使能端B对输入信号的控制作用：当B=0时，输出Y=0，输入信号不能通过与门;当B=1时，输入信号通过与门，输出Y和输入A信号相同。二、二极管或门电路二极管或门电路逻辑符号逻辑表达式Y=A+B或门真值表

101YBA输出输入1111100003.2.3三极管非门电路非门真值表

YA输出输入0110逻辑符号逻辑表达式Y=A1﹑与非门电路复合逻辑门电路

与非门真值表

101YBA输出输入011110100逻辑符号逻辑表达式Y=A·B

2﹑或非门电路逻辑符号或非门真值表

001YBA输出输入011010100逻辑表达式Y=A+B二极管构成门电路的缺点:1.电平有偏移:输出的高低电平数值与输入的高低电平数值相差一个二极管的压降0.7V，后级的二极管门电路电平又偏移0.7V，甚至使得高电平下降到门限值以下，影响电路正常工作。2.带负载能力差：由于这种二极管门电路的输出电阻比较低，故带负载能力差，输出电平会随负载的变化而变化。只用于IC内部电路3.3

TTL集成逻辑门电路3.3.1TTL与非门3.3.2其他功能的TTL门电路3.3.3

TTL数字集成电路系列第3章集成逻辑门电路ABCVT4VD1VD2VD3R1R2R4R5RBRCB1C1C2E2YVCC+5V输入级中间倒相级输出级1、电路结构逻辑符号2.8k

900

50

3.5k

500

250

VT1VT2VT3VT5VT63.3.1TTL与非门一、TTL与非门的工作原理

输入级主要由多发射极管VT1

和基极电阻

R1组成，用以实现输入变量A、B、C的与运算。

VD1~VD3为输入钳位二极管，用以抑制输入端出现的负极性干扰。正常信号输入时，VD1

~VD3不工作，当输入的负极性干扰电压大于二极管导通电压时，二极管导通，输入端负电压被钳在-0.7V上，这不但抑制了输入端的负极性干扰，对VT1

还有保护作用。ABCVD1VD2VD3R1R2R4R5RBRCB1C1C2E2YVCC+5V输入级中间倒相级输出级STTL系列与非门电路逻辑符号2.8k

900

50

3.5k

500

250

3.3.1TTL与非门一、TTL与非门电路工作原理VT1VT2VT3VT5VT6VT4

中间级起倒相放大作用，VT2

集电极C2和发射极E2同时输出两个逻辑电平相反的信号，分别驱动VT3和VT5。RB、RC和VT6

构成有源泄放电路，用以减小VT5管开关时间，从而提高门电路工作速度。1、电路结构ABCVD1VD2VD3R1R2R4R5RBRCB1C1C2E2YVCC+5V输入级中间倒相级输出级逻辑符号2.8k

900

50

3.5k

500

250

3.2.1TTL与非门一、TTL与非门工作原理

输出级由VT3、VT4、R4、R5和VT5组成。其中

VT3和VT4

构成复合管，与VT5构成推拉式输出结构，提高了负载能力。VT1VT2VT3VT5VT6VT41、电路结构

VD1~VD3在正常信号输入时不工作，因此下面的分析中不予考虑。RB、RC和V6所构成的有源泄放电路的作用是提高开关速度，它们不影响与非门的逻辑功能，因此下面的工作原理分析中也不予考虑。

因为抗饱和三极管VT1的集电结导通电压为0.4V，而VT2、VT5发射结导通电压为0.7V，因此要使VT1集电结和VT2、VT5发射结导通，必须uB1≥1.8V。0.3V3.6V3.6V

输入端有一个或数个为低电平时，输出高电平。

输入A为低电平端对应的发射结导通，uB1=0.7V+0.3V=1V，VT1导通。1V这时VT2、VT5截止。

VT2截止，使VT1集电极等效电阻很大，使IB1>IB1(sat)，VT1饱和。VT2截止使uC2

VCC=5V，5V因此，输入有低电平时，输出为高电平。截止截止饱和VT3微饱和，VT4放大工作。uY=

5V

-

0.7

V

-

0.7

V

=

3.6

V电路输出为高电平。微饱和放大一﹑TTL与非门工作原理2﹑工作原理

因此，

输入均为高电平时，输出为低电平。综上所述,该电路实现了与非逻辑功能。3.6V3.6V3.6V因此，VT1发射结反偏而集电极正偏，称处于倒置放大状态。1.8V这时VT2、VT5饱和。uC2=UCE2(sat)+uBE5=0.3V+0.7V=1V使VT3导通，而VT4截止。1VuY=UCE5(sat)

0.3V

电路输出为低电平0.3VVT4截止使VＴ5的等效集电极电阻很大，使IB5>IB5(sat)，因此，VT5饱和。倒置放大饱和饱和截止导通

TTL电路输入端悬空时相当于输入高电平。

输入均为高电平时，输出低电平VCC经

R1使

VT1集电结和

VT2、VT5发射结导通，使uB1=1.8V。注意一﹑TTL与非门工作原理2﹑工作原理二

、TTL与非门的使用特性1.

输出高电平和低电平（1）输出高电平UOH—TTL与非门输出端外接负载增多时输出UOH会下降﹐UOH在2.4～3.6V之间为合格。（2）输出低电平UOL—TTL与非门输出UOL在0～0.5V之间为合格。二

、TTL与非门的使用特性2.

关门电平和开门电平（2）开门电平UON—输出电压uo为低电平UOL上限值UOL(max)时对应的输入电压值称为UON。只有输入电压uI>UON时，与非门才开通，输出低电平。UON在1.4～1.8V之间。（1）关门电平UOFF—输出电压uo为高电平UOH的下限值UOH(min）时对应的输入电压值称为UOFF。只有输入电压uI<UOFF时，与非门才关闭，输出高电平。UOFF在0.8～1V之间。二

、TTL与非门的使用特性3.

关门电阻和开门电阻（2）开门电阻RON—在RI上产生的电压为开门电平UON时对应的电阻RI值称为RON。RI>RON时，门开通。（1）关门电阻ROFF—在RI上产生的电压为关门电平UOFF时对应的电阻RI值称为ROFF。RI<ROFF时，门关闭。设与非门一个输入端对地接的电阻为RI，其余输入端都悬空。二

、TTL与非门的使用特性4.

输入噪声容限输入噪声容限表示与非门抗干扰能力的大小，噪声容限越大，抗干扰能力越强。（1）输入低电平噪声容限UNL。与非门输出保持高电平时允许输入低电平UIL上叠加的正向电压。因此，输入低电平噪声容限UNL为UNL=UOFF－

UIL（2）输入高电平噪声容限UNH。与非门输出保持低电平时允许输入高电平UIH上叠加的负向电压。因此，输入高电平噪声容限UNH为UNH=UIH－UON二

、TTL与非门的使用特性5.

输入低电平电流和高电平电流（1）输入低电平电流IIL—与非门一个输入端接低电平，其他输入端都悬空，流出低电平输入端的电流IIL，其又称为输入短路电流。（2）输入高电平电流IIH—与非门一个输入端接高电平，其它输入端都悬空，流入高电平输入端的电流IIH，其又称为输入漏电流。6.负载能力负载电流流入与非门的输出端。负载电流从与非门的输出端流向外负载。负载电流流入驱动门IOL负载电流流出驱动门IOH输入均为高电平输入有低电平输出为低电平输出为高电平灌电流负载拉电流负载

不管是灌电流负载还是拉电流负载，负载电流都不能超过其最大允许电流，否则将导致电路不能正常工作，甚至烧坏门电路。实用中常用扇出系数NO表示电路负载能力的大小。门电路输出端外接负载通常为带同类门电路的个数。

通常按照负载电流的流向将与非门负载分为

灌电流负载拉电流负载

由于三极管存在开关时间，元、器件及连线存在一定的寄生电容，因此输入矩形脉冲时，输出脉冲将延迟一定时间。输入信号UOm0.5UOm0.5UImUIm输出信号7.

传输延迟时间输入电压波形下降沿0.5UIm处到输出电压上升沿0.5Uom处间隔的时间称截止延迟时间，用tPLH表示。输入电压波形上升沿0.5UIm处到输出电压下降沿0.5Uom处间隔的时间称导通延迟时间，用tPHL表示。平均传输延迟时间tpd

tPHLtPLH

tpd越小，则门电路开关速度越高，工作频率也越高。0.5UIm0.5UOm8.

功耗-延迟积

常用功耗P和平均传输延迟时间tpd的乘积(简称功耗

–延迟积)

来综合评价门电路的性能，即M=Ptpd

M

又称品质因素，其值越小，说明综合性能越好。

性能优越的门电路应具有功耗低、工作速度高的特点，然而这两者是矛盾的。三、与非门的应用1.

构成简单控制电路当B=0时,与非门关闭，输入信号A不能通过与非门，输出Y=1；当B=1时,与非门开通，输入信号A通过与非门，输出Y的信号与输入A反相。2.

构成与门、或门和非门3.

简易逻辑状态测试笔测试点低电平时亮红灯绿灯测试点高电平时亮

使用时需外接上拉电阻RL

即Opencollectorgate，简称

OC门。

常用的有集电极开路与非门、三态门、或非门、与或非门和异或门等。它们都是在与非门基础上发展出来的，TTL与非门的上述特性对这些门电路大多适用。VC可以等于VCC也可不等于VCC

3.2.2其他功能的

TTL门电路

一、集电极开路与非门1.

电路、逻辑符号和工作原理输入都为高电平时，

VT2和VT5饱和导通，输出为低电平UOL

0.3V。输入有低电平时，VT2和VT5截止，输出为高电平UOH

VC。因此具有与非功能。

工作原理OC门

相当于与门作用。因为Y1、Y2中有低电平时，Y为低电平；只有

Y1、Y2均为高电平时，Y才为高电平，故Y=Y1·Y2。2.OC门的应用(1)

实现线与两个或多个OC门的输出端直接相连，相当于将这些输出信号在输出线上相与，故称为线与。

Y只有OC门才能实现线与。普通TTL门输出端不能并联，否则可能损坏器件。注意

（2）驱动继电器OC门输出低电平UOL时，有较大的集电极电流流经继电器线圈，簧片闭合，VD截止，对工作没有影响。当OC门由低电平UOL到高电平UOH瞬间，继电器线圈中的电流突然间为0，线圈产生下正上负的自感电动势，使VD导通，自感电动势被吸收掉，并有保护OC门输出管的作用。2.OC门的应用(3)驱动显示器[例]

下图为用

OC门驱动发光二极管LED的显示电路。已知LED的正向导通压降UF=2V，正向工作电流

IF=10mA，为保证电路正常工作，试确定RC的值。解：为保证电路正常工作，应满足因此

RC=270

分析：该电路只有在A、B均为高电平，使输出uO为低电平UOL时，LED才导通发光；否则LED中无电流流通，不发光。要使LED发光，应满足

IRc

IF=10mA。2.OC门的应用IRC＝TTLCMOSRLVDD+5V(4)实现电平转换

TTL与非门有时需要驱动其他种类门电路，而不同种类门电路的高低电平标准不一样。应用OC门就可以适应负载门对电平的要求。

OC门的输出UOL

0.3V，UOH

VDD，正好符合CMOS电路输入UIH

VDD，UIL

0V的要求。

VDDRL2.OC门的应用

即Tri-StateLogic门，简称TSL门。其输出有高电平态、低电平态和高阻态三种状态。三态输出与非门电路01100.3V1V导通截止截止

另一方面，VT1导通，uB1=0.3V+0.7V=1V,VT2、VT5截止。这时，从输出端Y

向左看，对地和对电源VCC都相当于开路，输出端呈现高阻态，相当于输出端开路。Y=AB1V导通截止截止ZEN＝1时，P＝0,uP＝0.3V，这时VD

导通，uC2=0.3V+0.7V=1V，使VT3导通、VT4截止。二、三态输出门1.

三态输出门的工作原理工作原理EN=0时，P=1，VD

截止电路等效为一个输入为A、B和P＝1的TTL与非门。

Y=AB

综上所述，可见：1.

三态输出门的工作原理只有当使能信号EN=0时才允许三态门工作，故称EN低电平有效。EN

称使能信号或称控制信号，A、B称数据信号。当EN=0时，Y=AB，三态门处于工作态；当EN=1时，三态门输出呈现高阻态，又称禁止态。EN即Enable功能表Z0AB1YEN使能端的两种控制方式使能端低电平有效使能端高电平有效功能表Z1AB0YENENZ即高阻2.

三态输出门的应用任何时刻EN1、EN2、

EN3中只能有一个为有效的高电平，使相应三态门工作，而其他三态门处于高阻状态，从而实现了总线的复用。总线(1)构成单向总线DIDO/DIDO00高阻态工作DIEN=0时，总线上的数据DI经反相后在G2输出端输出。(2)构成双向总线DIDO/DIDO11工作DO高阻态EN=1时，数据DO经G1反相后传送到总线上。DIDO/DIDO11工作DO高阻态EN=1时，数据DO经G1反相后传送到总线上。DO/DID0DI三、异或门1.

电路、逻辑符号和工作原理三、异或门2.

异或门的应用

正码/反码电路B=0时，Y0Y1Y2Y3=A0A1A2A3输出正码（原码）；B=1时，输出反码。Y0Y1Y2Y3=A0A1A2A3电路应用提示：1.电源电压用

+5V，74系列应满足5V

5%。2.输出端的连接

普通TTL门输出端不允许直接并联使用。

三态输出门的输出端可并联使用，但同一时刻只能有一个门工作，其他门输出处于高阻状态。集电极开路门输出端可并联使用，但公共输出端和电源VCC之间应接负载电阻RL。输出端不允许直接接电源VCC或直接接地。输出电流应小于产品手册上规定的最大值。3.

多余输入端的处理与门和与非门的多余输入端接逻辑

1或者与有用输入端并接。接

VCC通过

1~10k

电阻接

VCC与有用输入端并接

TTL电路输入端悬空时相当于输入高电平，做实验时与门和与非门等的多余输入端可悬空，但使用中多余输入端一般不悬空，以防止干扰。或门和或非门的多余输入端接逻辑

0或者与有用输入端并接[例]

欲用下列电路实现非运算，试改错。

(ROFF

700

，RON

2.1k

)解：OC门输出端需外接上拉电阻RC5.1kΩY=1Y=0RI>RON，相应输入端为高电平。510ΩRI<ROFF，相应输入端为低电平。3.3.3

TTL数字集成电路的系列1.TTL数字集成电路54

系列和74系列

TTL数字集成电路54系列和74系列具有完全相同的电路结构和电气性能参数，但54系列更适合在温度条件恶劣、电源电压变化大的环境中工作，为军用品。74系列为商用品。TTL数字集成电路54系列和74系列的对比工作温度/℃电源电源/V54系列参数74系列255一般-554.5最小1255.5最大255一般04.75最小705.25最大向高速发展向低功耗发展2.TTL数字集成电路的系列向减小功耗-延迟积发展其中，LSTTL系列综合性能优越、品种多、价格便宜；ALSTTL系列性能优于LSTTL，但品种少、价格较高，因此实用中多选用LSTTL。

74系列(即标准TTL)74L系列(即低功耗TTL简称LTTL)

74H系列(即高速TTL简称HTTL)74S系列(即肖特基TTL简称STTL)

74AS系列(即先进肖特基TTL简称ASTTL)

74LS系列(即低功耗肖特基TTL简称LSTTL)74ALS系列(即先进低功耗肖特基TTL简称ALSTTL)

3.4

CMOS集成逻辑门电路3.4.1CMOS反相器3.4.2其他功能的CMOS门电路3.4.3

CMOS数字集成电路特点与系列第3章集成逻辑门电路AuIYuOVDDSGDDGSBVTPVTNBAuIYuOVDDSGDDGSBVTPVTNB3.4.1CMOS反相器

一.电路基本结构要求VDD>UGS(th)N+｜UGS(th)P｜且UGS(th)N=｜UGS(th)P｜

UGS(th)N增强型NMOS管开启电压AuIYuOVDDSGDDGSBVTPVTNBuGSN+-增强型PMOS管开启电压uGSP+-UGS(th)P设输入

UIL=0V，UIH=VDDUGS(th)P—VTP的开启电压，为负值UGS(th)N—VTN的开启电压，为正值VTP为增强型PMOS管VTN为增强型NMOS管AuIYuOVDDSGDDGSVTP衬底BVTN衬底B二.工作原理无论输入为高电平还是低电平，VTN、VTP中总有一管截止，使静态漏极电流iD

0。因此CMOS反相器静态功耗极微小。◎输入为低电平，UIL=0V时，uGSN=0V<UGS(th)N，UIL=0V截止uGSN+-VTN截止，VTP导通，导通uGSP+-uO

VDD为高电平。AuIYuOVDDSGDDGSVＴP衬底BVＴN衬底B截止uGSP+-导通uGSN+-◎输入为高电平UIH=VDD时，uGSN=VDD>UGS(th)N,VTN导通，VTP截止，◎输入为低电平UIL=0V时，uGSN=0V<UGS(th)N，VTN截止，VTP导通，uO

VDD,见图(b)UIH=

VDDuO

0V，见图(c)图（a）特点：1.无论uI是高电平还是低电平，VTP和VTN管总是处于一个导通一个截止的工作状态，称为互补，这种电路结构为CMOS电路；2.无论输入为低电平还是高电平，VTP和VTN总有一管截止，其截止电阻很高，故流过VTP和VTN的静态电流极小，故其静态功耗很小。3.4.2其他功能的

CMOS门电路

一、CMOS与非门和或非门1.CMOS与非门

ABVDDVTP2VTP1VTN1VTN2Y

每个输入端对应一对NMOS管和PMOS管。NMOS管为驱动管，PMOS管为负载管。输入端与它们的栅极相连。与非门结构特点：驱动管相串联，负载管相并联。ABVDDVPBVPAVNAVNBY

1﹑CMOS与非门11导通导通截止截止0

驱动管均导通，

负载管均截止，

输出为低电平0。

◆

当输入均为高电平时：

低电平输入端相对应的驱动管截止，负载管导通，输出为高电平1。

◆

当输入中有低电平时：ABVDDVTP2VTP1VTN1VTN2Y0截止导通1因此Y=AB2.CMOS或非门

ABVDDVTP1VTP2VTN2VTN1Y或非门结构特点：驱动管相并联，负载管相串联。输入A﹑B中有高电平时，接高电平的驱动管导通，负载管截止，输出低电平；输入A﹑B都为低电平时，接低电平的驱动管都截止，负载管导通，输出高电平。因此Y＝A＋BYABuOuIVDD1漏极开路的CMOS与非门电路知识拓展：CMOS漏极开路与非门简称OD门与

OC门相似，常用作驱动器、电平转换器和实现线与等。Y

=

AB构成与门构成输出端开路的非门需外接上拉电阻RD

在反相器基础上，上串接了PMOS管VTP2和下接了NMOS管VTN2，它们的栅极分别受EN和EN控制。二﹑CMOS三态输出门AENVDDYVTP2VTP1VTN1VTN2低电平使能的CMOS三态输出门工作原理001导通导通Y=A110截止截止ZEN=1时，VTP2、VTN2均截止，输出端Y呈现高阻态。

因此构成使能端低电平有效的三态输出门。EN=0时，VTP2和VTN2导通，呈现低电阻，为CMOS反相器。

Y=AENENC、C为互补控制信号

由一对参数对称一致的增强型NMOS管和PMOS管并联构成。PMOSCuI/uOVDDCMOS传输门电路结构uO/uIVTPCNMOSVTN知识拓展：CMOS传输门

工作原理MOS管的漏极和源极结构对称，可互换使用，因此CMOS传输门的输出端和输入端也可互换。uOuIuIuO

当C=0V，uI=0~VDD时，VTN、VTP

均截止，输出与输入之间呈现高电阻，相当于开关断开。uI不能传输到输出端，称传输门关闭。CC

当C=VDD，uI=0~VDD时，VTN、VTP中至少有一管导通，输出与输入之间呈现低电阻，相当于开关闭合。

uI传送到输出端，uO=uI，称传输门开通。C=1，C=0时，传输门开通，uO=uI；

C=0，C=1时，传输门关闭，信号不能传输。PMOSCuI/uOVDDCMOS传输门电路结构uO/uIVTPCNMOSVTN

传输门是一个理想的双向开关，既可传输模拟信号，也可传输数字信号。TGuI/uOuO/uICC传输门逻辑符号TG即

TransmissionGate的缩写(三)CMOS传输门

电路应用提示1.注意不同系列

CMOS电路允许的电源电压范围不同，一般多用+5V。电源电压越高，抗干扰能力也越强。

2.

CMOS电路的电源电压极性不可接反，否则，可能会造成电路永久性失效。3.

在进行CMOS电路实验，或对CMOS数字系统进行调试、测量时，应先接入直流电源，后接入信号源；使用结束时，应先关信号源，后关直流电源。

一.

电源电压1.闲置输入端不允许悬空。

2.对于与门和与非门，闲置输入端应接正电源或高电平；对于或门和或非门的闲置输入端应接地或低电平。闲置输入端不宜与有用输入端并联使用，因为这样增大输入电容，从而使电路的工作速度下降。但在工速度很低的情况下，允许输入端并联使用。

二.

闲置输入端的处理三.

输出端的连接1.输出端不允许直接与电源VDD或地（VSS）相连。为提高电路的驱动能力，可将同一集成芯片上相同门电路的输入端、输出端并联使用。当CMOS电路输出端接大

容量的负载电容时，为保证流过管子的电流不超过允许值，需在输出端和电容之间串接一个限流电阻。四.其它注意事项焊接时，电烙铁必须接地良好，必要时，将电烙铁的电源插头拔下，利用余热焊接。集成电路在存放和运输时，应放在导电容器或金属容器内。组装、调试时，应使所有的仪表、工作台面等有良好的接地。3.4.3CMOS

数字集成电路的特点与系列

一.CMOS门电路比之TTL的主要特点

注意：CMOS电路的扇出系数大是由于其负载门的输入阻抗很高，所需驱动功率极小，并非CMOS电路的驱动能力比TTL强。实际上CMOS4000系列驱动能力远小于TTL，HCMOS驱动能力与TTL相近。

功耗极低抗干扰能力强电源电压范围宽输出信号摆幅大(UOH

VDD，UOL

0V)

输入阻抗高扇出系数大二.CMOS数字集成电路的系列CMOS4000

系列

功耗极低、抗干扰能力强；电源电压范围宽VDD=3~15V；工作频率低，fmax=5MHz；驱动能力差。高速CMOS系列

(又称HCMOS系列)

功耗极低、抗干扰能力强；电源电压范围VDD=2~6V；工作频率高，fmax=50MHz；驱动能力强。

提高速度措施：减小MOS管的极间电容。

由于CMOS电路的

噪声容限UNL

UNH

VDD/

2，因此抗干扰能力很强。电源电压越高，抗干扰能力越强。民品军品VDD=2~6V

T表示与

TTL兼容VDD=4.5~5.5VCC54HC/74HC系列CC54HC/74HC系列TT按电源电压不同分为按工作温度不同分为CC74系列CC54系列H

CMOS

系列HCMOS序列的速度达到了54LS/74LS水平，又具有低功耗、抗干扰能力强的优点，因此，很有发展前景。第3章集成逻辑门电路3.5

数字电路的调试3.5.1调试前的直观检测与准备3.5.2调试步骤3.5.3调试注意事项3.5.1调试前的直观检查和准备在电路完成安装接线后，对设计电路所用元器件主要应进行以下检查：集成电路的安装位置与安装接线图上的位置是否一致、型号是否正确、集成电路插的方向是否正确；二极管、晶体管、电解电容等分立元器件的极性是否接反；电路中所使用电阻的阻值是否符合设计要求。只有当元器件的位置、参数正确无误后，方可进行下一步工作。对于数字集成电路还应检查不允许悬空的输入端。TTL和CMOS数字集成电路不使用的输入端和控制端都应根据要求接入电路。一、电路元器件的检查完成元器件的检查后，便可检查电源线、地线、信号线以及元器件引脚之间有无短路，连接处有无接触不良。特别是电源线和地线之间不能有短路，否则将会烧坏电源。检查电源是否短路，可借助于万用表电阻挡测量电源线与地线之间的电阻值。如电阻为零或很小，说明电源连线存在短路情况，则应从最后一部分电路断开电源线，逐级向前检查。先找出短路点在哪一部分电路，再找出电源短路处，然后加以排除。二、连线的检查

调试前，还需认真检查电路的接线是否正确，以避免接错线、少接线和多接线。多接线一般是因为接线时看错引脚，或在改接线时忘记去掉原来的接线而造成的。这种情况在实验中经常发生，而查线又很难被发现，调试中则往往会给人造成错觉，以为问题是元器件故障造成的。如把输出电平一高一低的两个TTL门的输出端无意中连在一起而引起输出电平下降时，则很容易错误地认为是元器件损坏了。二、连线的检查为了避免作出错误诊断，通常采用两种方法查线：一种是按照设计电路的接线图逐一对照检查安装的线路，这种方法比较容易查出接错的线和少接的线；另一种是按照实际安装的线路对照电路原理图进行查线，把每个元件引脚连线的去向一次查清，这种方法不但可查出接错的线和少接地线，而且还可很容易地查出多接的线。不论用哪一种方法查线，一定要在电路图上把已查过的接线做上标记，以免一些接线漏查。查线时，最好用万用表的“Ω×1”挡或数字万用表蜂鸣器挡来测量。二、连线的检查为了使调试能顺利进行，在调试前应准备好完整的电路原理逻辑图和元、器件安装接线图，并标上各点参考电压值和相应的电压波形图。此外，还应制订较完整的调试方案，这包括应测量的主要参数、所选用的测量仪表、拟定的调试步骤、预期的测量结果、调试中可能出现的问题及其解决办法等内容。三、调试前的准备如调试电路中包括模拟电路、数字电路和其他传感器电路时，一般不允许直接联调，而应将各部分按各自的指标分别进行调试，指标达到要求后再进行整机联调。3.5.2调试步骤

接通电源后，不要急于测量数据和观察结果。首先应观察有无异常现象，这包括有无冒烟和异常气味以及元器件是否发烫、电源输出有无短路等。如出现异常现象，则应立即切断电源，待故障排除后方可重新接通电源。一、通电观察将电子电路按作用、功能分成若干个模块，并对这些模块按设计指标及功能进行调试。只有每个模块都达到设计要求后，才能进行整机联调。分块调试的一般步骤如下：二、分块调试1.静态测试

用万用表测量各集成芯片电源引脚与地线引脚间的电压。如电压没有加上，则说明集成芯片电源引脚或地线引脚与连线存在接触不良或接线有错，应及时排除。电子电路按作用、功能分成若干个模块，并对这些模块按设计指标及功能进行调试。只有每个模块都达到设计要求后，才能进行整机联调。分块调试的一般步骤如下：二、分块调试1.静态测试

不加输入信号，测试调整模拟电路的静态工作点。对于数字电路，则加入固定电平，再根据器件的逻辑功能测试电路各点电位，以判断电路的工作是否正常。这样，可发现电路存在的问题和找出损坏的元器件。静态测量时，应选用高内阻(2×104Ω/V)万用表或数字万用表进行测量。对于A/D转换器和运算放大器，则需要内阻更高的仪器(如数字电压表)进行测量。在数字电路中，逻辑值0和1不是一个固定不变的值，而是一个数值范围。二、分块调试≥2.7≥2.4UOH/V55电源电压/VSTTLHTTL参数名称数字集成电路的逻辑电平标准≥4.5≥2.755CMOS4000LSTTL≥4.55HCMOS≥2≥2UIH/V≤0.5≤0.4UOL/V≥3.5≥2.4≤0.5≤0.5≥3.5≤0.5≤0.8≤0.8UIL/V≤1.5≤0.8≤0.9

电路类型二、分块调试2.动态测试电路的输入端输入一定频率和幅度的脉冲信号。用示波器观察电路的输入波形、输出波形和逻辑状态，检查功能模块的各个被测参数是否满足设计要求。在测试信号产生电路时，一般只观察动态波形是否符合要求。最后，还需将功能模块的静态和动态测试的结果与设计指标进行比较、分析，对电路参数提出合理的修改意见。

电路的输入端输入一定频率和幅度的脉冲信号。用示波器观察电路的输入波形、输出波形和逻辑状态，检查功能模块的各个被测参数是否满足设计要求。在测试信号产生电路时，一般只观察动态波形是否符合要求。最后，还需将功能模块的静态和动态测试的结果与设计指标进行比较、分析，对电路参数提出合理的修改意见。

在完成了各个模块的调试后，可进行整机联调。联调一般按信号流向进行，并逐级扩大联调范围。整机联调需要利用系统的时序信号和必要的仪表逐级进行调试，检查电路各个关键点的逻辑功能、参数和电压波形，分析并排除故障。

整机联调一般只观察结果，将测得的参数与设计指标逐一对比，找出问题，然后进行电路参数的修改，直到完全符合要求为止。三、整机联调3.5.3调试注意事项

调试前，先要熟悉仪器的使用方法，并仔细加以检查，以避免由于仪器使用不当或出现故障而作出错误判断。测量仪器的地线和被测电路的地线应连在一起，只有在仪器和被测量电路之间建立一个公共参考点，测量的结果才是正确的。一、熟悉仪器的使用二、将仪器和被测电路的地线连在一起调试过程中，发现元器件或接线有问题而需更换或修改时，应先关断电源，待更换完毕并检查无误后，才可重新通电。三、关断电源更换元器件

调试过程中，不但要认真观察和测量，还要善于记录，包括记录观察的现象、测量的数据、电压波形及相位关系。必要时在记录中要附加说明，尤其是那些和设计不符的现象更要重点记录。只有根据记录的数据，才能把实际观察到的现象和理论预计的结果加以定量比较，从中发现电路设计和安装上的问题，加以改进，以进一步完善设计方案。

安装和调试自始至终要有严谨的科学作风，不能采取侥幸心理。出现故障时，要认真查找产生故障的原因，仔细作出判断，切不可一遇故障解决不了就拆掉线路重新安装。因为重新安装的线路仍然会存在各种问题，况且原理上的问题不是重新安装就能解决的。四、做好调试过程的记录五、用科学态度进行电路调试门电路是组成数字电路的基本单元之一，最基本的逻辑门电路有与门、或门和非门。实用中通常采用集成逻辑门电路，常用的有与非门、或非门、与或非门、异或门、输出开路门、三态输出门和CMOS传输门等。门电路的学习重点是常用集成门的逻辑功能、外特性和应用方法。

本章小结在数字电路中，三极管作为开关使用。

硅NPN管的截止条件为UBE＜

0.5V

，可靠截止条件为UBE≤0V，这时iB

0，iC

0，集电极和发射极之间相当于开关断开；饱和条件为iB≥IB(sat)

，这时，硅管的UBE(sat)

0.7V，UCE(sat)

0.3V，集电极和发射极之间相当于开关闭合。

三极管的开关时间限制了开关速度。开关时间主要由电荷存储效应引起，要提高开关速度，必须降低三极管饱和深度，加速基区存储电荷的消散，可用抗饱和三极管。TTL数字集成电路主要有74标准系列、74L低功耗系列、74H高速系列、74S肖特基系列、74LS低功耗肖特基系列、74AS先进肖特基系列、74F系列和74ALS先进低功耗肖特基系列。其中，74L系列功耗最小，74AS系列工作频率最高。

通常用功耗-

延迟积来综合评价门电路性能。74LS功耗-延迟积很小、性能优越、品种多、价格便宜，实用中多选之。ALSTTL系列性能优于LSTTL，但品种少、价格较高。CMOS数字集成电路主要有CMOS4000系列和HCMOS系列。CMOS4000系列工作速度低，负载能力差，但功耗极低、抗干扰能力强，电源电压范围宽，因此，在工作频率不高的情况下应用很多。74HC和74HCT两个系列的工作频率和负载能力都已达到TTL集成电路74LS的水平，但功耗、抗干扰能力和对电源电压变化的适应性等比74LS更优越。因此，CMOS电路在数字集成电路中，特别是大规模集成电路应用更广泛，已成为数字集成电路的发展方向。CMOS数字集成电路主要有CMOS4000系列和HCMOS系列。CMOS4000系列工作速度低，负载能力差，但功耗极低、抗干扰能力强，电源电压范围宽，因此，在工作频率不高的情况下应用很多。74HC和74HCT两个系列的工作频率和负载能力都已达到TTL集成电路74LS的水平，但功耗、抗干扰能力和对电源电压变化的适应性等比74LS更优越。因此，CMOS电路在数字集成电路中，特别是大规模集成电路应用更广泛，已成为数字集成电路的发展方向。应用集成门电路时，应注意：TTL电路只能用＋5V(74系列允许误差±5%)；CMOS4000系列可用3~15V；HCMOS系列可用2~6V；HCTMOS系列用4.5~5.5V，与TTL电路兼容。一般情况下，CMOS门多用5V，以便与TTL电路兼容。

(1)电源电压的正确使用

(2)输出端的连接

OC(或OD)门的输出端可并联实现线与，还可用来驱动需要一定功率的负载。三态输出门的输出端也可并联，用来实现总线结构，但三态输出门必须分时使能。使用三态门时，需注意使能端的有效电平。

普通门(具有推拉式输出结构)的输出端不允许直接并联使用。UIL≤UOFF，门关闭。UIH≥UON，门开通。噪声容限越大，则电路抗干扰能力越强。UIL

UOL

0VUIH

UOH

VDD