2022年淮阴工学院计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)

2022年淮阴工学院计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、设存储器容量为32字，字长为64位。模块数m=4，采用低位交叉方式。存储周期T=200ns，数据总线宽度为64位，总线传输周期r=50ns。该交叉存储器的带宽是（）。A.32×107bit/sB.8×107bit/sC.73×107bit/sD.18×107bit/s2、关于Cache的3种基本映射方式，下面叙述中错误的是（）。A.Cache的地址映射有全相联、直接和多路组相联3种基本映射方式B.全相联映射方式，即主存单元与Cache单元随意对应，线路过于复杂，成本太高C.多路组相联映射是全相联映射和直接映射的一种折中方案，有利于提高命中率D.直接映射是全相联映射和组相联映射的一种折中方案，有利于提高命中率3、在浮点机中，判断原码规格化的形式的原则是（）。A.尾数的符号位与第一数位不同B.尾数的第一数位为1，数符任意C.尾数的符号位与第一位相同D.阶符与数符不同4、假设机器字长为16位，用定点补码小数表示时，一个字所能表示的范围是（）。A.0~（1-2-15）B.-（1-2-15）~（1-2-15）C.-1~1D.-1~（1-2-15）5、下列关于进制的说法中正确的是（）。I.任何二进制整数都可用十进制表示Ⅱ.任何二进制小数都可用十进制表示Ⅲ.任何十进制整数都可用二进制表示IⅣ.任何十进制小数都可用二进制表示A.I、ⅢB.I、Ⅱ、ⅢC.I、Ⅱ、Ⅲ、ⅣD.Ⅱ、IV6、总线宽度与下列（）有关。A.控制线根数B.数据线根数C.地址线根数D.以上都不对7、关于同步控制说法正确的是（）。A.采用握手信号B.由统一时序电路控制的方式C.允许速度差别较大的设备一起接入工作D.B和C8、在计算机系统中，表明系统运行状态的部件是（）。A.程序计数器B.指令寄存器C.程序状态字D.累加寄存器9、冯·诺依曼型计算机的设计思想主要有（）。1.存储程序Ⅱ.二进制表示Ⅲ.微程序方式Ⅳ.局部性原理A.I，ⅢB.Ⅱ，ⅢC.IⅡ，IⅣD.I，IⅡ10、中断服务程序的最后一条指令是（）。A.转移指令B.出栈指令C.中断返回指令D.开中断指令11、计算机的外部设备指（）A.输入/输出设备B.外存储器C.输入/输出设备和外存储器D.以上均不正确12、同步控制是（）。A.只适用于CPU控制的方式B.由统一时序信号控制的方式C.所有指令执行时问都相同的方式D.不强调统一时序信号控制的方式13、某计算机采用微程序控制器，共有32条指令，公共的取指令微程序包含2条微指令，各指令对应的微程序平均由4条微指令组成，采用断定法（下地址字，段法）确定下条微指令地址，则微指令中下地址字段的位数至少是（）。A.5B.6C.8D.914、下列不属于程序控制指令的是（）。A.无条件转移指令B.条件转移指令C.中断隐指令D.循环指令15、在下列寻址方式中，（）方式需要先计算，再访问存。A.相对寻址B.变址寻址C.间接寻址D.A、B二、填空题16、指令寻址的基本方式有两种，______方式和______方式。17、总线仲裁部件通过采用________策略或________策略，选择其中一个主设备作为总线的下次，接管总线控制权。18、存储器的技术指标有存储容量、存取时间、________和________、19、广泛使用的_______和_______都是半导体随机读写存储器，它们共同的缺点是_______20、计算机系统中，根据应用条件和硬件资源不同，数据传输方式可采用______传送、______传送、______传送。21、条件转移、无条件转移、转子程序、返主程序、中断返回指令都属于_______类指令，这类指令在指令格式中所表示的地址不是_______的地址，而是_______的地址。22、数组多路通道允许________个设备进行________型操作，数据传送单位是________23、一个定点数由_______和_______两部分组成。24、当今的CPU芯片除了包括定点运算器和控制器外，还包括_______、_______运算器和_______管理等部件。25、·计算机硬件包括_________、_________、_________适配器，输入/输出设备。三、名词解释题26、操作系统：27、指令模拟：28、多级中断：29、立即数：在指令中直接给出的操作数四、简答题30、外围设备的I/0控制方式分哪几类？各具什么特点？31、总线上有哪些信息传输方式？各有哪些特点？32、存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？33、叙述带有Cache存储器的计算机，其CPU读内存一次的工作过程。五、计算题34、将下列十进制数表示成浮点规格化数，阶码4位（包含一位阶符），分别用补码和移码表示；尾数9位（包含一位数符），用补码表示。1）27/64。2）-27/64。35、设浮点数字长为16位，其中阶码5位（含一位阶符），尾数11位（含一位数符），将十进制数+13/128写成：二进制定点数和浮点数，并分别写出它在定点机和浮点机中的机器数形式。36、一个Cache-主存系统，采用50MHz的时钟，存储器以每一个时钟周期传输一个字的速率连续传输8个字，以支持块长为8个字的Cache，且每个字长为32位。假设读操作所花费的时间：1个周期接收地址，3个周期延迟，8个周期传输8个字；写操作所花费的时间：1个周期接收地址，2个周期延迟，8个周期传输8个字，3个周期恢复和写入纠错码。求下述几种情况下的存储器的带宽。1）全部访问为读操作。2）全部访问为写操作。3）65%的访问为读操作，35%的访问为写操作。六、综合题37、某16位计算机中，带符号整数用补码表示，数据Cache和指令Cache分离。表5-6给出了指令系统中部分指令格式，其中Rs和Rd表示寄存器，mem表示存储单元地址，（x）表示寄存器x或存储单元x的内容。该计算机采用5段流水方式执行指令，各流水段分别是取指IF、译码/读寄存器ID、执行/计算有效地址EX、访问存储器M、结果写回寄存器WB，流水线采用“按序发射，按序完成”方式，没有采用转发技术处理数据相关，并且同一寄存器的读和写操作不能在同一个时钟周期内进行。请回答下列问题。1）若int型变量x的值为-513，存放在寄存器RI中，则执行指令"SHRRI”后，R1的内容是多少？要求用十六进制表示。2）若某个时间段中，有连续的4条指令进入流水线，在其执行过程中没有发生任何指令段阻塞，则执行这4条指令所需的时钟周期数为多少？3）若高级语言程序中某赋值语句为x=a+b.x、a和b均为int型变量，它们的存储单元地址分别为[x]、[a]和[b]。该语句对应的指令序列如下，其在指令流水线中的执行过程见表这4条指令执行过程中，13的ID段和14的IF段被阻塞的原因各是什么？4）若高级语言程序中某赋值语句为x=2*x+a，x和a均为unsignedint型变量，它们的存储单元地址分别表示为[xJ、[a]。执行这条语句至少需要多少个时钟周期？要求模仿表画出这条语句对应的指令序列及其在流水线中的执行过程示意图。38、某计算机存储器按字节编址，虚拟（逻辑）地址空间大小为16MB，主存（物理》地址空间大小为1MB，页面大小为4KB；Cache采用直接映射方式，共8行；主存与Cache之闸交换的块大小为32B。系统运行到某一时刻时，页表的部分内容和Cache的部分的容如图3-50和图3-51所示，图中页框号及标记字段的内容为十六进制形式。请回答下列问题：1）虚拟地址共有几位，哪几位表示虚页号？物理地址共有几位？哪几位表示页框号（物人理页号）？2）使用物理地址访问Cache时，物理地址应划分成哪几个字段？要求说明每个字段的位数及在物理地址中的位置。3）虚拟地址001C60H所在的页面是否在主存中？若在主存中，则该虚拟地址对应的物理地址是什么？访问该地址时是否Cache命中？要求说明理由。4）假定为该机配置一个4路组相连的TLB，该TLB共可存放8个页表项，若其当前内容（十六进制）如图所示，则此时虚拟地址024BACH所在的页面是否在主存中？要求说明理由。39、若某计算机有5级中断，中断响应优先级为1>2>3>4>5，而中断处理优先级为1>4>5>2>3，要求：1）设计各级中断服务程序的中断屏蔽位（假设1为屏蔽，0为开放）。2）若在运行用户程序时，同时出现第2、4级中断请求，而在处理第2级中断过程中，又同时出现1、3、5级中断请求，试画出此时CPU运行过程示意图。

参考答案一、选择题1、C2、D3、B4、D5、B6、B7、B8、C9、D10、C11、C12、B13、C14、C15、D二、填空题16、字向位向17、优先级公平主方18、存储周期存储器带宽19、SRAMDRAM断电后不能保存信息20、并行串行复用21、程序控制类操作数下一条指令22、1（单）传输数据块23、符号位数值域24、cache浮点存储25、运算器存储器控制器三、名词解释题26、操作系统：主要的系统软件，控制其它程序的运行，管理系统资源并且为用户提供操作界面。27、指令模拟：在一种计算机上用软件来解释执行另一种计算机的指令。28、多级中断：计算机在处理中断的过程中也能够禁止某些外部中断请求而允许另一些中断请求。29、立即数：在指令中直接给出的操作数四、简答题30、答：外围设备的I/0控制方式分类及特点：（1）程序查询方式：CPU的操作和外围设备的操作能够同步，而且硬件结构比较简单（2）程序中断方式：一般适用于随机出现的服务，且一旦提出要求应立即进行，节省了CPU的时间，但硬件结构相对复杂一些。（3）直接内存访问（DMA）方式：数据传输速度很高，传输速率仅受内存访问时间的限制。需更多硬件，适用于内存和高速外设之间大批交换数据的场合。（4）通道方式：可以实现对外设的统一管理和外设与内存之间的数据传送，大大提高了CPU的工作效率。（5）外围处理机方式：通道方式的进一步发展，基本上独立于主机工作，结果更接近一般处理机。31、答：串行，并行，复合，消息；复合：在同一条总线，传送不同的信号；可以提高总线的利用率，但会影响性能；消息：把各种信息组合成一个有一定格式的数据包在总线中进行传输，可以一次发送跟多的信息，进一步减少线路的数量，提高总线的利用率。32、答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。主存与CACHE之间的信息调度功能全部由硬件自动完成。而主存与辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。33、解析：1）CPU将内存地址加载到地址总线，并发出读信号。2）Cache从地址总线截取内存地址，解析出该地址所在的内存块号。3）查阅主存Cache地址映射变换机构，若该主存块已调入Cache，则为命中，进入4），否则，转入6）。4）将对应的Cache块号与主存地址中的块内地址拼接，形成Cache地址，访问Cache存储体，同时阻断主存的读。5）由Cache读出的数据经数据总线送往CPU。6）在不命中的情况下，维持主存的读，由主存读出的数据经数据总线送往CPU。7）同时查阅Cache是否有剩余的空间允许新的块调入，如有，则转入9）。8）启动Cache替换机构，留出一个Cache块位置。9）“打通”直接调度通路，将该主存块调入Cache，并修改标记。五、计算题34、解析1）27/64=0.011011=0.11011×2-1当补码和尾数都采用补码表示时：1，111：0.11011000。阶码采用移码、尾数采用补码表示时：0.11l：0.11011000。2）-27/64=1.011011=1.11011×2-1当补码和尾数都采用补码表示时：1，11l；1.00101000。阶码采用移码、尾数采用补码表示时：0.1l1：l.00101000。35、解析：假设x=+13/128其二进制形式可以表示为：x=0.0001101000。定点数表示：x=0.0001101000。浮点数规格化表示：x=0.1101000000×2-11"。定点机中：[x]原=[x]补=[x]反=0.0001101000。浮点机中：[x]原=1，0011；0.1101000000。[x]补=1，1101；0.1101000000。[x]反=1，1100；0.1101000000。36、解析：由于存储系统采用50MHz的时钟，因此每·个时钟周期为1/（50MHz）=20ns。1）当全部访问为读操作时，一次读操作所花费的时间为Tr=（1+3+8）×20ns=240ns故存储器的带宽为Br=8/Tr=8/（240×10-9）=33.3×106字/s=133.2MB/s2）当全部访问为写操作时，一次写操作所花费的时间为Tr=（1+2+8+3）×20ns=280ns故存储器的带宽为Bw=8/Tw=8/（280×10-9）=28.6×106字/s=114.4MB/s3）读/写操作合在一起的加权时间为T=240ns×0.65+280ns×0.35=254ns故存储器的带宽为B=8/T=8/（254×10-9）=31.5×106字/s=126MB/S六、综合题37、解析：1）x的值为-513，可求得[x]原=1000001000000001B，除符号位外，各位取反加1.可以求得[x]补=1111110111111111B.转换成十六进制表示为：FDFFH。可以得到，指令执行前R1中存放的内容为：FDFFH。执行指令“SHRR1"，表示将寄存器RI的内容算术右移1位，右移1位之后的结果为：1111111011111111B，将其转换成十六进制表示为：FEFFH，所以，执行指令“SHRRI”后，R1的内容是FEFFH。2）除了第1条指令需要5个时钟周期输出结果外，后面的3条指令都只需要一个时钟周期就可以输出结果，所以至少需要5+（4-1）x1=8个时钟周期。3）各条指令语句的含义如下：I1LOADR1，[a]//将[a]单元中的内容取出，送入寄存器R1中I2LOADR2，[b]//将[b]单元中的内容取出，送入寄存器R2中I3ADDR1，R2//将R1和R2单元中的内容取出，送入寄存器R2中I4STORER2，[x]//将寄存器R2单元中的内容取出，送入[x]中很明显，指令I3需要指令I1与指令I2的数据，所以存在数据相关，指令I3必须等到指令I1、I2的结果分别写回寄存器RI和R2，才能执行读寄存器操作，所以I3的ID段被阻塞。另外，由于指令I3在ID段被阻塞，导致指令I4不能完成取指令操作，因此指令14的IF段被阻塞。4）该条语句对应的指令序列有两种情况，因为2x操作有加法（对应第一种）和左移（对，应第二种）两种方法实现对应的执行过程示意图见表综上所述，执行这条语句至少需要17个时钟周期。38、解析：1）由于虚拟地址空间大小为16MB，且按字节编址，因此虚拟地址共有24位（24=16M）。由于页面大小为4KB（212=4K），因此虚页号为前12位。由于主存（物理）地址空间大小为1MB，因此物理地址共有20位（220=lM）。由于页内地址有12位，因此20-12=8，即前8位为页框号。2）由于Cache采用直接映射方式，因此物理地址应划分成3个字段，如下：分析：由于块大小为32B，因此字块内地址占5位。又由于Cache共8行，因此字块标记占3位。综上所述，主存字块标记占20-5-3=12位。3）虚拟地址001C60H的虚页号为前12位，即001H=1。查表可知，其有效位为1，故在内存中。虚页号为l对应页框号为04H，故物理地址为04C60H。由于采用的是直接映射方式，因此对应Cache行号为3。尽管有效位为1，但是由于标记位04CH#105H，故不命中。4）由于采用了4路组相连的，因此TLB被分为2组，每组4行。因此，虚地址应划分成3个字段，如下：将024BACH转成二进制为000000100100101110101100，可以看出组号为0。标记为00000010010，换成十六进制为00000001001